

**TECHNISCHE UNIVERSITEIT DELFT**

Faculteit der Elektrotechniek

Vakgroep Telecommunicatie- en

Verkeersbegeleidingssystemen

**Titel:** Gelijktijdige spraak- en dataoverdracht over een analoog telefoonkanaal

**Auteur:** D.A. Voogt

**Aard:** Taakverslag

**Omvang:** 40 pagina's (Exclusief appendices)

**Datum:** 13 april 1993

**Hoogleraar:** J.C. Arnbak  
**Mentor:** J.H. Bons  
**Periode:** November 1992 - Februari 1993

**Korte inhoud:** Met behulp van een spraak-data systeem wordt het mogelijk spraak en data tegelijk over een normale telefoonlijn te verzenden. Naast een onderzoek naar verschillende mogelijkheden voor spraak-data systemen bevat dit rapport een overzicht van verschillende methoden om spraak te coderen en een overzicht van diverse multiplextechnieken.

## SUMMARY

Transference of information is very important. Since much of this information is sent over a telephonenumber this should be done in the most efficient way.

However normally speaking it is not possible to transmit voice and data over a single telephonenumber at the same time, which would mean a saving of time and money.

This report contains an investigation of several possibilities for a data-voice system, which had the following results:

- Several systems are for sale. Because of their high price they are only suited for professional use.
- Chipset PHY1001. This chipset is much cheaper and has many possibilities. However during this investigation it was not completely available, so it couldn't be researched.
- By multiplexing the datasignal and the digitized speechsignal (2,4 - 16 kbit/s) both can be transmitted simultaneously over a single telephonenumber with a high-speed modem (19,2 kbit/s).

## **SAMENVATTING**

Overdracht van informatie is zeer belangrijk. De telefoonlijn is hierbij een zeer belangrijk hulpmiddel en moet daarom zo efficiënt mogelijk gebruikt worden.

Normaal gesproken is het echter niet mogelijk spraak en data tegelijk over één enkel telefoonkanaal te verzenden, wat een besparing van tijd en geld zou betekenen.

Dit rapport bevat een onderzoek naar verschillende mogelijkheden voor een spraak-data systeem. Dit leverde de volgende oplossingen op:

- Diverse systemen zijn te koop. Deze hebben als nadeel dat ze vrij prijzig zijn en daarom alleen geschikt zijn voor professioneel gebruik.
- Chipset PHYLON 1001. Deze chipset is goedkoper en heeft talrijke mogelijkheden, maar was ten tijde van dit onderzoek nog niet compleet leverbaar en kon dus niet onderzocht worden.
- Door het spraaksignaal te digitaliseren (2,4 - 16 kbit/s) kan dit met behulp van een multiplexer en een zeer snel modem (19,2 kbit/s) tegelijk met het datasignaal over een enkele telefoonlijn worden verzonden.



## INHOUDSOPGAVE

|                                                                        |     |
|------------------------------------------------------------------------|-----|
| <b>SUMMARY</b> .....                                                   | i   |
| <b>SAMENVATTING</b> .....                                              | iii |
| <b>1 INLEIDING</b> .....                                               | 1   |
| <b>2 DIGITALE COMMUNICATIE</b> .....                                   | 2   |
| 2.1 Kenmerken van digitale en analoge transmissie .....                | 2   |
| 2.1.1 Analoge transmissie .....                                        | 2   |
| 2.1.2 Digitale transmissie .....                                       | 4   |
| 2.2 Voordelen van digitale ten opzichte van analoge communicatie ..... | 4   |
| 2.3 Nadelen van digitale ten opzichte van analoge communicatie .....   | 7   |
| <b>3 HET SPRAAK-DATA SYSTEEM</b> .....                                 | 8   |
| 3.1 Inleiding .....                                                    | 8   |
| 3.2 Algemene beschrijving .....                                        | 9   |
| 3.3 De chipset .....                                                   | 10  |
| 3.4 Problemen .....                                                    | 12  |
| 3.5 De oplossing .....                                                 | 13  |
| <b>4 SPRAAK CODERINGSMETHODEN</b> .....                                | 15  |
| 4.1 Puls Code Modulatie .....                                          | 15  |
| 4.2 Differentiële Puls Code Modulatie .....                            | 18  |
| 4.3 Adaptieve Differentiële Puls Code Modulatie .....                  | 20  |
| 4.4 SubBand Codering .....                                             | 22  |
| 4.5 Parametrische Codering .....                                       | 24  |
| 4.6 Een voorbeeld: Lineair Predictive Coding .....                     | 25  |

|                                                |    |
|------------------------------------------------|----|
| <b>5 MULTIPLEXING</b>                          | 27 |
| 5.1 Frequency Division Multiplexing            | 27 |
| 5.2 Time Division Multiplexing                 | 29 |
| 5.3 Statistische Multiplexers                  | 31 |
| <b>6 CONCLUSIES EN AANBEVELINGEN</b>           | 32 |
| <b>LITERATUURLIJST</b>                         | 33 |
| <b>APPENDIX A: Datasheets Chipset PHY 1001</b> | 35 |
| <b>APPENDIX B: Interfaces PHY96B</b>           | 36 |
| <b>APPENDIX C: Verkrijgbare Systemen</b>       | 37 |

## 1 INLEIDING

Met behulp van een telefoonlijn kan tegenwoordig op diverse manieren gecommuniceerd worden. De meest bekende methode is natuurlijk iemand op te bellen en mondeling een aantal mededelingen te doen, maar er zijn meer mogelijkheden.

Zo kunnen geschreven berichten verzonden worden met behulp van een fax, terwijl computerbestanden verzonden kunnen worden met behulp van een modem.

Een probleem treedt op zodra men verschillende mogelijkheden wil combineren, bijvoorbeeld tijdens een gesprek data verzenden. Dit is meestal niet tegelijkertijd over dezelfde lijn mogelijk. Hierdoor is men gedwongen dezelfde verbinding herhaaldelijk op te zetten, of meerdere verbindingen tegelijkertijd te openen. Beide oplossingen hebben extra kosten en tijdverlies tot gevolg.

Het doel van deze taakopdracht was daarom te onderzoeken of het mogelijk is spraak en data tegelijk over een telefoonlijn te versturen. Bovendien is gezocht naar systemen, waarmee dit in praktijk gerealiseerd kan worden.

Het belang hiervan is een efficiënter gebruik van de telefoonlijn en daardoor een besparing van tijd en geld. Een ander voordeel is dat het mogelijk wordt direct over de verzonden data te discussiëren, waardoor fouten of onduidelijkheden meteen gecorrigeerd kunnen worden.

Voor een eigen ontwerp van een spraak-data systeem werd uitgegaan van een gegeven chipset. Daarnaast is literatuuronderzoek verricht naar andere oplossingen en is bij een aantal bedrijven informatie opgevraagd over bestaande mogelijkheden.

De opbouw van dit verslag is als volgt. In hoofdstuk 2 worden digitale en analoge communicatie met elkaar vergeleken. Hieruit wordt duidelijk waarom voor een digitaal systeem gekozen is. Hoofdstuk 3 bevat een systeemschets en een beschrijving van de gebruikte chipset. Hoofdstuk 4 geeft een overzicht van verschillende methoden om spraak te coderen en hoofdstuk 5 gaat over multiplexen.

## **2 DIGITALE COMMUNICATIE**

Steeds meer bedrijven, zowel grote als kleine, schakelen over op het gebruik van digitale netten voor het verzenden van spraak en data. Blijkbaar zijn de voordelen die hiermee verbonden zijn zo groot, dat ze de vaak enorme investeringen rechtvaardigen. Maar zoals alles heeft ook digitale communicatie twee kanten en kleven er ook nadelen aan.

In dit hoofdstuk worden analoge en digitale communicatie met elkaar vergeleken, om zo een overzicht te krijgen van een aantal voor en nadelen van beide methoden.

Eerst wordt een aantal kenmerken van analoge en digitale transmissie bekeken, zodat de verschillen duidelijk worden, daarna wordt op grond van deze verschillen een aantal voor en nadelen van digitale communicatie ten opzichte van analoge communicatie afgeleid.


### **2.1 Kenmerken van digitale en analoge transmissie**

#### **2.1.1 Analoge transmissie**

Analoge transmissie van informatie vindt plaats door een draaggolf te moduleren met behulp van een informatiedragend signaal. Voorbeelden hiervan zijn amplitude-modulatie (AM), frequentie-modulatie (FM) en fase-modulatie (PM).

Door de weerstand, capaciteit en inductiviteit van het netwerk waarover de transmissie plaatsvindt, wordt het signaal vervormd. De vervorming ontstaat doordat de demping en vertragingstijd van het netwerk frequentie afhankelijk zijn. Hierdoor is herstellen van de geleden schade in het algemeen niet eenvoudig.


Om deze verliezen in het netwerk te compenseren, worden *versterkers* en *equalizers* toegevoegd. De versterkers zorgen voor het compenseren van de demping, de equalizers voor het compenseren van de vertragingstijden, zie fig. 2.1.



**Fig. 2.1:** Compenseren van de vervorming door versterkers en equalizers

Een probleem hierbij is dat de versterkers en equalizers alleen op een vaste waarden kunnen worden ingesteld, terwijl de vervorming van het netwerk aan veranderingen onderhevig is. Mogelijke oorzaken hiervan zijn bijvoorbeeld temperatuurverschillen en veranderingen in de relatieve vochtigheid.

Hierdoor kan de aanpassing nooit perfect worden gemaakt, maar moet gebaseerd worden op een gemiddeld beste waarde, waardoor de gemiddelde afwijking zo klein mogelijk wordt. Een ontvangen analoog signaal zal daarom vrijwel nooit identiek zijn aan het verzonden signaal, zie fig. 2.2.




**Fig. 2.2:** Een ontvangen analoog signaal bevat vervorming

### 2.1.2 Digitale transmissie

Bij digitale transmissie wordt de informatie eerst gecodeerd, daarna overgezonden met behulp van pulsvormige signalen. Ook deze signalen hebben tijdens hun weg door het netwerk last van de eerder genoemde demping en vervorming, maar kunnen door hun digitale karakter makkelijker hersteld worden.

Het herstellen wordt nu gedaan met *repeaters* in plaats van versterkers en equalizers. Een repeater is een elektronische schakeling die, zodra een puls gedetecteerd wordt op de inkomende lijn, op de uitgaande lijn een nieuwe puls gegenereert. Perfecte reconstructie is hiermee dus mogelijk, omdat signalen niet doorgegeven, maar steeds opnieuw gegenereerd worden, zie fig. 2.3.



*Fig. 2.3: Een ontvangen digitaal signaal is identiek aan het origineel*

## 2.2 Voordelen van digitale ten opzichte van analoge communicatie

### Betrouwbaarheid:


Uit de al eerder genoemde verschillen tussen digitale en analoge transmissie mag verwacht worden dat bij digitale transmissie minder fouten zullen optreden dan bij analoge transmissie. Een bewerkt en versterkt ontvangen analogoog signaal bevat immers nog ruis en vervorming, wat tot fouten kan leiden. Een repeater daarentegen levert een perfect nieuw signaal, identiek aan het verzonden signaal, waardoor fouten zo goed als uitgesloten zijn.

Multiplex efficiëntie:


Multiplexen is een techniek die het mogelijk maakt een enkel kanaal voor een aantal toepassingen tegelijk te gebruiken. Voorwaarde hiervoor is wel dat de transmissiecapaciteit van het uitgaande kanaal groter is dan de gezamenlijke capaciteit van de ingangskanalen.

Om analoge signalen te multiplexen maakt men gebruik van *Frequentie Division Multiplexing (FDM)*. Dit betekent dat de beschikbare bandbreedte door zeer scherpe filters wordt opgedeeld in subkanalen, die gescheiden worden door zogenaamde "guardbands" ter voorkoming van overspraak, zie fig. 2.4.

Deze guardbands hebben als gevolg dat bepaalde delen van het beschikbare spectrum niet kunnen worden gebruikt. Hierdoor neemt de overall efficiëntie van FDM af met een toenemend aantal kanalen.



*Frequency Division Multiplexing*



*Time Division Multiplexing*

**Fig. 2.4:** Verschil tussen toewijzing van bandbreedte bij FDM en TDM

Bij digitale transmissie maakt men gebruik van *Time Division Multiplexing (TDM)*. Hierbij is niet de frequentie maar de tijd in intervallen verdeeld. De multiplexer zorgt er nu voor dat de ingangssignalen om de beurt worden verzonden over tot het uitgangskanaal, zie fig. 2.4.

Dit is te vergelijken met een schakelaar die heel snel langs de aangesloten kanalen schuift en steeds even stopt om het aanwezige signaal door te laten. De belangrijkste beperkende factor hierbij is de transmissiecapaciteit van het uitgaande signaal. (zie hoofdstuk 5 voor meer informatie over multiplexen)

### Spraak-data integratie:

Een zeer groot voordeel van digitale communicatie is de mogelijkheid tot integratie van spraak en data signalen.

Voorwaarde hiervoor is dat het spraaksignaal gecodeerd kan worden met minder bits dan de beschikbare capaciteit van het transmissiekanaal. De rest van de beschikbare capaciteit kan dan met behulp van een multiplexer voor datatransport gebruikt worden. Zo ontstaat dan naast het spraakkanaal een datakanaal met een transmissiecapaciteit en beschikbaarheid die niet veranderen in de tijd.

Bij analoge transmissie van signalen is de beschikbare bandbreedte hiervoor meestal te klein. Een mogelijkheid die dan gebruikt kan worden is de data te verzenden in de pauzes van de spraak. Met behulp van een spraakdetector wordt dan een schakelaar bediend, die de telefoonlijn of met de telefoon of met het modem verbindt.

Nadeel van deze methode is dat geen constante transmissiecapaciteit gegarandeerd kan worden, maar slechts een gepiekte. Dat wil zeggen als er geen spraaksignaal is, kan met maximale snelheid data verzonden worden, zolang wel gesproken wordt, kan er geen datatransport plaatsvinden. Verder moet de spreker regelmatig zwijgen om data over te kunnen zenden.



### 2.3 Nadelen van digitale ten opzichte van analoge communicatie

#### Verlies van precisie:

Om analoge signalen over een digitaal netwerk te kunnen sturen, moeten ze eerst met behulp van een AD-converter omgezet worden. Dit betekent dat het analoge signaal, dat een oneindig aantal niveaus kan aannemen, omgezet wordt in een digitaal signaal met een beperkt aantal niveaus.

Dit verlies, ook wel kwantisatieruis genoemd, kan aanleiding geven tot vervorming van het reconstructiesignaal in de DA-converter van de ontvanger.

#### Verhoogde bandbreedte:

Om AD-conversie mogelijk te maken moet het signaal eerst bemonsterd worden. Uit het theorema van Nyquist volgt dat de bemonsterfrequentie twee maal zo hoog moet zijn als de bandbreedte van het signaal, ten einde eenduidige reconstructie mogelijk te maken.

Dit betekent dat de benodigde bandbreedte van het digitale signaal groter wordt als die van het analoge signaal.

#### Kloksignalen nodig:

Digitale communicatie berust vaak op synchrone transmissie. Dit betekent dat het mogelijk moet zijn te detecteren wanneer het aangeboden bit juist is. Hiervoor is een (klok)signaal nodig, dat synchroon loopt met het datasignaal.

Dit kan leiden tot hogere kosten, vanwege de extra apparatuur, maar ook tot extra fouten, als door een storing het kloksignaal een afwijking krijgt of zelfs geheel verloren gaat.

### 3 HET SPRAAK-DATA SYSTEEM


#### 3.1 Inleiding

Overdracht van informatie wordt tegenwoordig steeds belangrijker. Daarom moet dit op een zo efficiënt mogelijke wijze gebeuren. Door spraak en data gecombineerd over een telefoonlijn te verzenden kan tijdens een gesprek ook datacommunicatie plaatsvinden, wat een aanzienlijke besparing van tijd en geld kan opleveren. Deze besparingen nemen toe naarmate meer op afstand gecommuniceerd moet worden, omdat de telefoonlijn voor twee toepassingen tegelijk gebruikt kan worden.

Neem als voorbeeld de thuiswerker. Als deze thuis zijn verslagen heeft geschreven, belt hij zijn collega op het werk op. Na een kort gesprek over de laatste gebeurtenissen op de zaak zendt hij zijn verslag over.

Zodra dit gebeurt is kunnen beide hetzelfde bestand oproepen en bewerken. Wijzigingen die de één maakt zijn dan ook bij de ander te zien en andersom. Bovendien is het nog steeds mogelijk een gesprek te voeren.


Het telefoongesprek kent dan dus eigenlijk drie fasen. Eerst is er alleen spraak (spraakfase), vervolgens alleen datacommunicatie (datafase) en tenslotte een combinatie van spraak en datacommunicatie (discussiefase), zie fig. 3.1.



*Fig. 3.1: Drie fasen van communicatie*

### 3.2 Algemene beschrijving

Een principe schema van een digitaal spraak-data systeem is te zien in fig. 3.2.



*Fig. 3.2: Principe schema spraak-data systeem*

Het eerste blok wordt gevormd door de **vocoder** (samentrekking van het Engelse: "voice-coder"). Deze zorgt ervoor dat het analoge spraaksignaal wordt omgezet in een digitaal signaal. Een aantal verschillende methoden om dit blok in te vullen zijn te vinden in hoofdstuk 4.

Het tweede blok wordt gevormd door de **multiplexer**. Deze maakt van de twee ingangssignalen, het spraaksignaal en het datasignaal, één uitgangssignaal. Hierover is meer informatie te vinden in hoofdstuk 5.

Dit uitgangssignaal komt tenslotte bij het laatste blok, de **modem**. Deze zet het aangeboden digitale signaal om in een signaal dat over een telefoonlijn gestuurd kan worden.

Via de telefoonlijn komt het signaal dan bij de ontvanger. Daar wordt het met de modem gedemoduleerd, vervolgens door de demultiplexer weer gescheiden in twee aparte signalen. Het digitale spraaksignaal wordt daarna gereconstrueerd door de vocoder, waarna het hoorbaar kan worden gemaakt. Het datasignaal kan direct naar de computer worden gestuurd.

### 3.3 De chipset

Onderzocht moest worden of het hierboven beschreven systeem gerealiseerd kon worden met de *chipset PHY1001*. Deze chipset wordt gefabriceerd door Phylon in Fremont (Californië, USA) en wordt in Nederland op de markt gebracht door Alcom Electronics in Capelle a/d IJssel.

De chipset bestaat uit twee CMOS VLSI chips en is op twee manieren leverbaar, als twee losse chips of als complete module. Verder is nog een zogenaamd "evaluation platform" leverbaar.


In combinatie met de module vormt dit een zelfstandig extern modem, waarop alle mogelijkheden van de chips beschikbaar zijn. De bedoeling van dit platform is een potentiële afnemer van de chips de mogelijkheid te geven inzicht te krijgen in de mogelijke toepassingen van de chips. Door met het platform te experimenteren kan met de chipset ervaring opgedaan worden, op grond waarvan een eigen toepassing ontworpen kan worden. Deze kan dan worden opgebouwd met de losse chips.

De belangrijkste van de twee chips, de  $\phi 105$ , bevat een digitale signaal processor (DSP), die als belangrijkste taak heeft het verzorgen van alle modem-modulaties. In tegenstelling tot andere vergelijkbare chips bevat hij echter niet de hiervoor benodigde modulatie code, maar is deze code opgeslagen in een goedkope, simpel te vervangen EPROM.

Hieraan zijn een aantal voordelen verbonden. Ten eerste wordt de schakeling minder snel ouderwets, doordat aanpassing aan moderne technieken plaats kan vinden door de EPROM te vervangen door een ander exemplaar met nieuwe software.

Ten tweede wordt het aantal mogelijke toepassingen van de chipset veel groter. De ontwerper heeft nu namelijk de mogelijkheid, binnen de hardware mogelijkheden van de chipset, nieuwe opties aan de software van de chipset toe te voegen. Hierdoor kan hij de chipset gedeeltelijk aanpassen aan zijn eigen wensen.

Om van de chipset een zelfstandig modem te maken zijn nog wat hulpschakelingen en interfaces nodig. Een blokschema hiervan is te zien in fig. 3.3. De eisen en specificaties waaraan deze schakelingen moeten voldoen zijn te vinden in de datasheets in appendix A. Verder zijn in appendix B de interfaces van de voorgaande chipset de PHY96B te vinden. Deze zijn ook geschikt voor de PHY1001.



**Fig. 3.3:** *Overzicht interfaces modem*

Het eindresultaat is een extern modem met zeer veel mogelijkheden. Behalve de diverse modem standaards zoals V22 (=1200 bps), V22bis (=2400 bps), V32 (=9600 bps) en V32bis (=14400 bps) worden ook een aantal faxstandaards, zoals V33, V29 en V17 ondersteund.

Ook kan met het modem spraak gedigitaliseerd worden. Hiervoor is een ADPCM-coder aanwezig die een datarate levert van 14,4 kbps. Dit gebeurt door het analoge spraaksignaal te bemonsteren op 7200 Hz. Deze bemonsteringen worden gekwantiseerd door een 12-bit AD-convertor. Vervolgens vindt compressie plaats tot 2 bits/sample. Dit levert dus  $2 \text{ bits} \times 7200 \text{ Hz} = 14400 \text{ bps}$  (bit per seconde).

Het doel van de opdracht was te onderzoeken of met deze chipset een spraak-data systeem gerealiseerd kon worden. Hiervoor waren een aantal opties bedacht. Als eerste de directe combinatie van spraak en data transmissie.

Hiervoor is het noodzakelijk dat de chip deze twee functies onafhankelijk van elkaar tegelijk kan verrichten. Door de bemonsterfrequentie van de ADPCM-coder terug te brengen tot bijvoorbeeld 6,5 kHz, levert deze nog maar 13 kbps, waardoor dan ook 1400 bps data overgezonden kan worden, afgezien van verliezen door extra controle bits. Het spraaksignaal zal hiervoor wel op 3 kHz gefilterd moeten worden om vouweffecten en daardoor optredende overspraak te voorkomen.

Een tweede mogelijkheid om het probleem op te lossen, is gebruik te maken van een andere optie van de chipset. Er is namelijk ook een "*programmable silence detector*" aanwezig. Hiermee is het mogelijk te detecteren wanneer niet gesproken wordt, zodat dan omgeschakeld kan worden naar datatransmissie.

Zoals in hoofdstuk 2 al is beschreven, is dit niet optimaal vanwege de gepiekte datacapaciteit. Dit modem heeft echter een snelheid van 14400 baud, waardoor in korte tijd zeer veel data overgezonden kan worden. Hierdoor zal in dit geval toch een redelijk betrouwbaar data kanaal ontstaan, zonder dat de spreker verplicht regelmatig moet zwijgen.

### 3.4 Problemen

Tijdens de praktische uitvoering van de opdracht traden nogal wat problemen op. De levertijd van de verschillende onderdelen bleek niet nauwkeurig voorspeld te kunnen worden. Tijdens diverse telefoongesprekken werd een levertijd van twee tot drie weken genoemd. De uiteindelijke levertijd bedroeg bijna twee maanden.

Verder was er nogal wat onduidelijkheid over wat wel en niet geleverd kon worden. Zo was niet bekend of de module, waarover in de folders gesproken werd, al leverbaar was. Ook kon niet met zekerheid gesteld worden wanneer en of het evaluation platform wel geleverd kon worden.

Uiteindelijk bleek dit allemaal wel mogelijk, zelfs op leenbasis, maar was de software voor de EPROM nog niet beschikbaar.

In de vooraf geleverde folders werd meer aangeboden dan uiteindelijk geleverd werd. Er werd namelijk naast de chips allerlei documentatie en programmatuur beloofd waarvan bij de leverancier niets bekend was. Ook waren de in de folder gepresenteerde schema's incorrect en incompleet.

Uiteindelijk moest daarom geconcludeerd dat de geleverde chips nog te nieuw waren om nu al te gebruiken. Uit reacties van de leverancier bleek namelijk dat deze set te snel op de markt gebracht was en dat de juiste documentatie en software nog niet gereed waren.

### 3.5 De oplossing

Omdat aan de chipset geen onderzoek kon worden verricht is gezocht naar andere oplossingen (zie appendix C). Als eerste werd een *voice-modem kaart* gevonden. Het gaat hierbij om een kaart die in een PC-slot gestoken kan worden. Deze kaart heeft de mogelijkheden spraak en data gecombineerd over een telefoonlijn te verzenden. Spraak wordt daarvoor gedigitaliseerd met 8000 bps. Tegelijk kan dan met 1200 bps data worden overgezonden. Verder kan ook voor puur datatransport gekozen worden. Dit gebeurt dan met maximaal 9600 bps. Dit alles kan full-duplex over een gewone telefoonlijn.

Een ander oplossing is de zogenaamde *Kilomux serie* van Rad Datacommunicatie. Het gaat hierbij om een serie zeer snelle spraak-data multiplexers die met behulp van een modem aan een telefoonlijn gekoppeld kunnen worden.

De Kilomux is een bit-interleaved TDM (zie hfd 5) en kan maximaal 6 ingangskanalen multiplexen. Eén van deze kanalen is uitgerust met een ADPCM-coder die spraak kan coderen met 16 kbps. Als deze multiplexer gecombineerd wordt met een 19,2 kbps modem kan tegelijk 3,2 kbps data overgezonden worden.

Een derde mogelijkheid is de *V-mux* van Databox. Ook dit is een spraak-data multiplexer die in combinatie met een modem voor de telefoonlijn gebruikt kan worden. Voorlopig is hij echter alleen nog geschikt voor huurlijnen.

Ook bij deze multiplexer is een ADPCM-coder aanwezig die spraak codeert met 16 kbps waardoor data overgezonden kan worden met 3,2 kbps in combinatie met een 19,2 kbps modem.




## 4 SPRAAK CODERINGSMETHODEN

Om in een digitaal netwerk spraak en data gecombineerd te kunnen verzenden, moet het spraaksignaal gedigitaliseerd worden. In dit hoofdstuk zal een overzicht gegeven worden van een aantal methoden die daarvoor algemeen gebruikt worden.

### 4.1 Puls Code Modulatie

PCM (Puls Code Modulation) is een van de oudste en meest gebruikte methoden om een analoog spraaksignaal om te zetten in een digitaal signaal.

Deze techniek bestaat uit drie stappen: *bemonsteren*, *kwantiseren* en *coderen*.



**Fig.4.1:** Blokschema PCM

#### Bemonsteren:

Het bemonsteren gebeurt met een frequentie van 8000 Hz. Deze frequentie is gebaseerd op het theorema van Nyquist. Dat zegt dat voor een eenduidige reconstructie van een bemonsterd signaal de bemonsterfrequentie twee maal zo hoog moet zijn als de hoogste frequentie van het signaal.

De bandbreedte van een spraaksignaal is ongeveer 4000 Hz, vandaar de frequentie van 8000 Hz, of te wel iedere 125 microseconden.

Na bemonstering ontstaat een Puls Amplitude geModuleerd signaal (PAM-signaal), dat naar de kwantisator gestuurd wordt.

### Kwantiseren:

Kwantiseren is noodzakelijk, omdat het PAM-signaal een oneindig aantal amplitudes kan aannemen en als zodanig ongeschikt is voor verzending over een digitaal netwerk.


Door kwantisatie wordt dit teruggebracht naar een beperkt aantal niveaus, die gecodeerd en verzonden kunnen worden. Uit experimenten is gebleken, dat minimaal 2048 ( $=2^{11}$ ) uniforme kwantisatieniveaus nodig zijn voor muziek kwaliteit. [litt. 1]

Dit betekent 11 bits waaruit een datarate volgt van  $8000 * 11 = 88$  kbps. Dit kan worden teruggebracht met de laatste stap, het coderen.

### Coderen:

Om de datastroom in te perken zijn er twee technieken mogelijk: *Niet-lineair kwantiseren* en *Companding*.


Bij niet-lineair kwantiseren maakt men gebruik van een kwantisator met een variërende stapgrootte. Hierbij worden grotere stappen gebruikt bij grote amplitudes en kleinere stappen bij kleine amplitudes, zie fig. 4.2. Voorbeelden van niet-lineaire kwantisatoren zijn de A-law en  $\mu$ -law kwantisatoren.



**Fig. 4.2:** *Verschil tussen Lineair en Niet-lineair kwantiseren*

Een andere mogelijkheid is een kwantisator te ontwerpen aan de hand van de kansdichtheidfunctie van het signaal. Dit levert een kwantisator met een minimale kwantisatieruis. Een voorbeeld van zo'n kwantisator is de Max-Loydd kwantisator. Nadeel van deze methode is dat grote fouten kunnen optreden wanneer het werkelijke signaal een andere kansdichtheidverdeling heeft dan de gebruikte voor het uitrekenen van de kwantisator.

Companding is een samentrekking van de woorden *compressie* en *expanding*. Bij deze techniek wordt het aangeboden signaal eerst niet-lineair gecomprimeerd, daarna lineair gekwantiseerd en tenslotte geëxpandeerd. Dat wil zeggen, de compressor versterkt de zwakke delen van het signaal en zwakt de sterke delen van het signaal wat af. Vervolgens wordt het signaal lineair gekwantiseerd, waarna de expander een inverse bewerking uitvoert ten opzichte van de compressor. Het resultaat is een niet-lineaire kwantisatie, zie fig. 4.3.



**Fig. 4.3:** Niet lineair kwantiseren met behulp van companding

Door toepassing van één van beide technieken, niet lineair kwantiseren of companding, is het mogelijk van 11 bits te komen tot 8 bits. De uiteindelijke datarate wordt dan 64 kbps.

## 4.2 Differentiële Puls Code Modulatie

Een efficiëntere manier dan PCM voor het coderen van spraak is DPCM. Deze techniek neemt aanzienlijk minder bits in beslag door gebruik te maken van de correlatie tussen de opeenvolgende bemonsteringen.


Doordat de opeenvolgende bemonsteringen een bepaalde mate van correlatie bevatten is het mogelijk een waarde  $\hat{x}(n)$  te voorspellen op grond van een aantal voorafgaande bemonsteringen:  $x(n-1)$ ,  $x(n-2)$ , ...,  $x(n-N)$ .

Door nu, niet de bemonsteringen zelf, maar het verschil (= predictiefout) tussen de werkelijke waarde  $x(n)$  en de geschatte waarde  $\hat{x}(n)$  te kwantiseren, kunnen veel bits bespaard worden. Als  $\hat{x}(n)$  namelijk een goede schatting is van  $x(n)$  zal de predictiefout  $\Delta x(n) = x(n) - \hat{x}(n)$  een klein amplitudebereik hebben en daarom met slechts enkele bits gecodeerd kunnen worden.

Bij de ontvanger wordt het signaal gereconstrueerd door ook daar een waarde  $\hat{x}(n)$  te voorspellen. Door bij deze waarde het ontvangen signaal op te tellen wordt de oorspronkelijke waarde  $x(n)$  verkregen.

Voor een goed functionerend systeem is het van belang dat de ontvanger het signaal correct kan reconstrueren. Daarom is het noodzakelijk dat het voorspellen bij de ontvanger gebeurt op grond van dezelfde gegevens die ook bij de zender zijn gebruikt. Alleen dan zullen de beide predictors dezelfde waarde leveren en zal het gereconstrueerde signaal gelijk zijn aan het oorspronkelijke.

Vandaar dat de predictie gebeurt op grond van de overgezonden gekwantiseerde waarden en niet op grond van de oorspronkelijke  $x(n)$ . Hieruit volgt dat er een soort terugkoppellus rondom de kwantisator ontstaat, zoals is weergegeven in fig. 4.4.



**Fig. 4.4:** Blokschema DPCM

Zoals al opgemerkt is, maakt de predictor een zeer nauwkeurige schatting van  $x(n)$  en zal het foutsignaal daardoor een beperkt waardebereik hebben.


Hierdoor zijn slechts enkele bits nodig voor de codering. Meestal worden voor spraak hiervoor 16 niveaus, oftewel 4 bits genomen. Dit levert een datarate van  $8000 * 4 = 32$  kbps.

### 4.3 Adaptieve Differentiële Puls Code Modulatie

Zoals bij de beschrijving van DPCM al is aangegeven bevatten spraaksignalen een hoge mate van correlatie. Hierdoor is de predictor van de DPCM-coder in staat een redelijke schatting van een nieuwe waarde te maken.

De mate van correlatie in het signaal is echter niet constant, maar varieert sterk. Het predictieschema van de predictor zou daarom tijdvariant of adaptief moeten zijn, dat wil zeggen de predictiecoëfficiënten zouden moeten worden aangepast aan de signaalkarakteristiek.

Dit gebeurt bij ADPCM. Hiervoor bestaan twee verschillende technieken: *Voorwaarts Adaptieve Predictie* (Adaptive Prediction Forward, **APF**) en *Achterwaarts Adaptieve Predictie* (Adaptive Prediction Backward, **APB**), zie fig. 4.5 en 4.6.




**Fig. 4.5:** Blokschema ADPCM met APF

Bij APF wordt een segment van het spraaksignaal, bestaande uit  $M$  bemonsteringen, opgeslagen in een buffer. Op basis van deze gebufferde data worden de optimale predictiecoëfficiënten berekend, waarmee de predictor geprogrammeerd wordt.

Tevens worden ze als zij-informatie over het kanaal gestuurd, omdat de predictor bij de ontvanger, net als bij DPCM, over dezelfde coëfficiënten moet bezitten om tot de juiste voorspelling van het eindsignaal te kunnen komen.

Deze methode kent een aantal nadelen. Er is sprake van een codeervertraging en er is extra kanaalcapaciteit nodig door respectievelijk het gebruik van buffers en de zij-informatie die extra verzonden moet worden.



**Fig. 4.6:** Blokschema ADPCM met APB

APB is een techniek die deze nadelen niet kent. Hierbij worden de coëfficiënten van de predictor berekend op grond van de overgezonden gekwantiseerde waarden. Deze zijn ook bij de ontvanger beschikbaar, waardoor met eenzelfde algoritme daar, zonder extra zij-informatie, dezelfde coëfficiënten berekend kunnen worden. Verder worden de coëfficiënten na iedere nieuwe bemonstering opnieuw berekend, waardoor geen codeervertraging optreedt en ook geen buffers nodig zijn.

Met ADPCM zijn datarates haalbaar van 14-16 kbps.

#### 4.4 SubBand Codering

Subband codering verschilt sterk van de eerder genoemde technieken, omdat deze techniek in het frequentiedomein in plaats van in het tijddomein werkt.

Bij een subbandcoder wordt hetingangssignaal met behulp van banddoorlaatfilters in een aantal verschillende frequentiebanden (subbanden) verdeeld (voor spraak meestal 4). Elke subband wordt via een modulatieproces dat overeenkomt met "*single side band*" amplitude modulatie omlaag getransformeerd naar de basisband. Omdat de bandbreedte van elk van deze subbanden kleiner is dan die van het oorspronkelijke ingangssignaal, kan door herbemonsteren de bemonsterfrequentie van de subbanden worden teruggebracht tot de bijbehorende Nyquist frequentie. Dit proces noemt men decimatie.

De subbanden worden daarna afzonderlijk gecodeerd met (A(D))PCM, waarbij het aantal bits per bemonstering per band afhankelijk is van het perceptuele belang van die band. Dat wil zeggen dat banden met een grotere merkbare invloed op het uitgangssignaal meer bits krijgen toegewezen, terwijl de banden die weinig invloed op het uitgangssignaal hebben weinig of geen bits krijgen toegewezen.

De gecodeerde samples worden tenslotte met behulp een multiplexer achter elkaar gezet en over een enkele lijn overgezonden, zie fig. 4.7.

Aan de ontvangstkant wordt het ontvangen signaal door de demultiplexer uit elkaar gehaald, waarna de verschillende banden afzonderlijk gedecodeerd worden. Vervolgens worden ze teruggezet naar hun oorspronkelijke plaats binnen het frequentiespectrum, nadat ze herbemonsterd zijn op de oorspronkelijke bemonsterfrequentie. Dit wordt interpolatie genoemd. Tenslotte worden de afzonderlijke componenten opgeteld, waardoor het oorspronkelijke signaal weer beschikbaar is.






Fig. 4.7: Blokschema SBC

Een probleem bij deze methode is dat praktische banddoorlaatfilters geen ideale steile afval hebben. Hierdoor kunnen tijdens het decimeren en interpoleren vouweffecten ontstaan.

Dit kan voorkomen worden door de bemonsterfrequentie te verhogen, maar dit betekent automatisch dat ook de datarate hoger wordt, wat niet gewenst is.

Een betere oplossing is daarom gebruik te maken van zogenaamde "*Quadrature Mirror Filter banken*" (**QMF-banken**). Dit zijn filters die zo ontworpen worden dat vouweffecten die optreden tijdens de decimatie fase exact opgeheven worden door vouweffecten gevormd tijdens de interpolatie fase. [litt. 3]. Omdat deze techniek de ongewenste produkten niet wegfiltert maar compenseert kan van lage orde filters gebruik gemaakt worden. Deze zijn vrij eenvoudig en goedkoop te fabriceren.

Een voordeel van subbandcoding is dat eventuele kwantisatieruis beperkt blijft tot de betreffende band, doordat de banden steeds afzonderlijk behandeld worden.

Een ander voordeel is dat de beschikbare bits verdeeld worden over de banden met het grootste perceptuele belang. Dat betekent dat de uiteindelijke luisterkwaliteit beter kan worden, doordat de juiste banden meer bits toegewezen krijgen, terwijl de uiteindelijke SNR nauwelijks verandert.

Een uiteindelijke kwaliteit van het gereconstrueerde signaal, vergelijkbaar met die van PCM, kan behaald worden met een datarate van ongeveer 9600 bps.

#### **4.5 Parametrische Codering**

Een tegenwoordig veel besproken methode om spraak te coderen is parametrische codering. Parametrische coders hebben als belangrijkste kenmerk dat ze de hoeveelheid te verzenden informatie proberen te verminderen door gebruik te maken van de redundantie in hetingangssignaal. Hieruit volgt dat ze zeer goed in staat zijn spraak te coderen omdat dit een hoge mate van redundantie bevat.


Stemhebbende klanken berusten namelijk op een periodieke herhaling van een bepaalde golfvorm. Verder bevatten stemloze klanken nogal wat ruisachtige componenten, waarvan exacte reconstructie niet van belang is voor het perceptuele gedrag. Dat wil zeggen het maakt voor de luisteraar niet uit of ze exact, dan wel ongeveer gereconstrueerd worden.

Spraak bevat dus duidelijk meer informatie dan nodig is om over te zenden en kan daarom zeer goed met parametrische coders gecodeerd worden.

Bij de methode van parametrische codering wordt de bron van hetingangssignaal gemodelleerd. Het door de bron aangeboden signaal wordt dan met behulp van het model nagebootst, waarna de ingestelde parameters van het model worden uitgelezen. Deze parameters worden daarna gecodeerd en verstuurd.

Met deze parameters kan de ontvanger dan het signaal reconstrueren, door hiermee het model te programmeren, dat dan de automatisch de juiste waarde genereert.

Voor spraak wordt hier veelal het model van Fant voor gebruikt [litt. 7]. Dit model beschrijft de produktie van spraak, zie fig. 4.8.



*Fig 4.8: Het spraakproduktie model van Fant*

Kenmerkend voor dit model is een filter dat dezelfde overdracht heeft als de "vocal tract". Hiermee wordt het geheel van alle organen en holten bedoeld die betrokken zijn bij het tot stand komen van spraak. De coëfficiënten van dit filter zijn tijdvariant, omdat de vorm van de vocal tract afhankelijk is van de te vormen klank. Het filter kan aangestuurd worden met twee verschillende soorten signalen namelijk een ruisachtig signaal voor stemloze klanken en periodiek pulssignaal voor stemhebbende klanken.

Het grote voordeel van deze methode is de lage bitrate. Deze wordt mogelijk doordat de coëfficiënten van het filter slechts langzaam variëren. Er hoeft per tijdseenheid dus maar weinig informatie te worden verstuurd.


#### **4.6 Een voorbeeld: Lineair Predictive Coding**

Bij LPC wordt met behulp van een lineaire predictor een schatting gemaakt van de filtercoëfficiënten. Met deze coëfficiënten wordt een analysefilter geprogrammeerd. Dit is een filter dat een inverse structuur heeft vergeleken met het "vocal tract filter"

uit het model van Fant. Door hiermee het aangeboden spraaksignaal te filteren ontstaat een zogenaamd residu-signaal. Vanwege de inverse structuur van het analysefilter bestaat dit residu-signaal uit de bronsignalen uit het model van Fant, dus of een ruissignaal of een periodiek pulssignaal.

Dit residu-signaal kan gecodeerd worden met één van de eerder genoemde methoden, zoals PCM, DPCM of ADPCM. De berekende coëfficiënten worden gecodeerd door middel van Vector Kwantiseren en tegelijk met het gecodeerde residu overgezonden.

Bij de ontvanger wordt met de ontvangen coëfficiënten een synthesefilter geprogrammeerd. Dit synthesefilter is identiek aan het vocal tract filter uit het model van Fant. Dit wordt aangestuurd met het ontvangen residu-signaal, waardoor het oorspronkelijke signaal weer beschikbaar is, zie fig. 4.9.



**Fig. 4.9:** Blokschema LPC

Door de langzame verandering van de filtercoëfficiënten is de datarate van LPC zeer laag. Hierdoor zijn datarates mogelijk van ongeveer 2400 bps.

## **5 MULTIPLEXING**

Multiplexen is een techniek die het mogelijk maakt een enkel datakanaal voor verschillende toepassingen tegelijk te gebruiken. Met behulp van een multiplexer kan een aantal onafhankelijk gegenereerde signalen gecombineerd over een enkel fysisch kanaal verzonden worden.

Doordat nu verschillende onafhankelijke transmissies tegelijk over hetzelfde kanaal plaatsvinden, zal de gebruiksefficiëntie hoger zijn dan wanneer elke transmissie afzonderlijk gebeurt.

Dit werkt kostenbesparend, doordat minder telefoonlijnen en modems nodig zijn. Ook nemen de gesprekskosten af door het verbeterde gebruik van de telefoonlijn.

Multiplextechnieken kunnen worden verdeeld in twee categorieën, namelijk tijd-multiplexers en frequentie-multiplexers.


### **5.1 Frequency Division Multiplexing**

FDM is een van de oudste multiplextechnieken en wordt met name gebruikt voor het multiplexen van analoge signalen. Vooral in de telefonie wordt zeer veel van FDM gebruik gemaakt.

Bij deze techniek wordt de beschikbare bandbreedte van het transmissiekanaal in smalle frequentiebanden verdeeld, die subkanalen genoemd worden. De transmissies van de aangesloten bronnen worden nu simultaan over het kanaal gezonden, waarbij iedere bron een bepaald subkanaal krijgt toegewezen.

De aangeboden signalen worden daartoe eerst met behulp van een banddoorlaatfilter aangepast aan de breedte van het toegewezen subkanaal. Omdat de filterkarakteristieken van praktische banddoorlaatfilters een zeker verloop kennen bij de overgang van de doorlaatband naar de sperband, zullen de gefilterde signalen

nog steeds frequenties bevatten die buiten het subkanaal vallen. Hierdoor kan overspraak optreden met de buurkanalen.



*Fig. 5.1: Gebruik van guardbands ter voorkoming van overspraak*


Om dit te voorkomen worden de subkanalen van elkaar gescheiden door zogenaamde "guardbands". Dit zijn zeer smalle frequentiegebieden die niet aan subkanalen zijn toegewezen. Hierdoor kan niet de volledige bandbreedte van het transmissiemedium effectief benut worden, zie fig. 5.1.

Na filteren worden de signalen op verschillende draaggolf frequenties (carriers) geplaatst (een proces vergelijkbaar met AM-modulatie), opgeteld en allemaal tegelijk overgezonden.

Deze carriers worden gegenereerd door een centrale oscillator die ook een referentiesignaal (pilot) genereert, die met de datasignalen wordt meegezonden.

Van dit referentiesignaal kan de ontvanger de gebruikte draaggolf frequenties afleiden die nodig zijn voor het demultiplexen. Dit gebeurt door op de verschillende draaggolf frequenties banddoorlaatfilters te plaatsen met de breedte van de subkanalen. Hierdoor zijn alle oorspronkelijke signalen tegelijk weer beschikbaar, zie fig. 5.2.

Voordelen van FDM zijn betrouwbaarheid, simpele apparatuur en het ontbreken van synchronisatie eisen. Nadelen zijn het beperkte aantal kanalen en de verliezen door het gebruik van guardbands.




**Fig. 5.2:** Blokschema FDM

## 5.2 Time Division Multiplexing

Een TDM biedt de gebruiker wel de volledige capaciteit van het transmissiekanaal, maar verdeelt de toegangstijd tot het kanaal in discrete intervallen, tijdsloten genaamd. Deze kunnen ieder een onafhankelijke waarde aannemen, waardoor de langzame ingangskanalen om en om kunnen worden overgezet op het snelle uitgangskanaal, zie fig. 5.3.

In tegenstelling tot FDM worden de ingangssignalen bij TDM dus niet tegelijk verzonden, maar hebben de gebruikers wel de beschikking over de volledige capaciteit van het kanaal. Door hun tijddiscrete karakter zijn TDM's alleen geschikt voor het multiplexen van digitale signalen.

Door de lengte van de tijdsloten te variëren, ontstaan een aantal verschillende vormen van tijdsmultiplexen. Voorbeelden zijn "*bit interleaved*" en "*word interleaved*".




**Fig. 5.3:** Principeschema TDM

Bij een bit interleaved TDM kunnen de gebruikers gedurende hun tijdslot slechts een enkel bit versturen. Daardoor ontstaat op het transmissiekanaal dus een framestructuur waarin opeenvolgende tijdsloten steeds een enkel bit van opeenvolgende ingangsbronnen bevatten.

Een andere vorm is word interleaved TDM. Hierbij kunnen gebruikers tijdens hun tijdslot een vast aantal bits verzenden. Voordeel van deze methode is een kleinere overhead, dat wil zeggen het aantal controle bits, dat nodig is om op de juiste manier te kunnen demultiplexen, per verzonden hoeveelheid data is lager.

Nadeel is dat buffers nodig zijn om de bits te kunnen opslaan tot ze verzonden kunnen worden.





**Fig. 5.4:** Verschil tussen bit en word interleaved TDM

### 5.3 Statistische Multiplexers

Uit de beschrijvingen van FDM en TDM blijkt dat geen optimaal gebruik gemaakt wordt van het transmissiekanaal, doordat geen rekening gehouden wordt met lege tijdsloten of subbanden. Deze ontstaan als aangesloten ingangsbronnen niets te verzenden hebben.

Om deze verliezen te voorkomen wijzen statistische multiplexers de kanalen (tijdsloten of subbanden) dynamisch toe aan de actieve bronnen. Hierdoor worden alle subkanalen volledig effectief benut, waardoor de bezetting van het transmissiekanaal aanzienlijk toeneemt. Tevens neemt de doorstroming van het systeem toe, dat wil zeggen de snelheid van de ingangskanalen wordt niet meer begrensd door Uitgangscapaciteit/aantal ingangskanalen, zoals bij standaard FDM en TDM wel het geval is.

Nadeel van deze methode is dat een extra frame moet worden verzonden om aan te geven welke tijdsloten informatie van welk station bevatten. Verder is extra apparatuur nodig om inactieve bronnen te detecteren en om de dynamische toewijzing mogelijk te maken.

## 6 CONCLUSIES EN AANBEVELINGEN

Het is mogelijk spraak en data tegelijk over een telefoonlijn te sturen. Hiervoor zijn een aantal verschillende mogelijkheden gevonden.

- Er zijn verschillen spraak-data systemen te koop. Voorbeelden zijn de V-mux en V-mux 20 van Rad Datacommunicatie, de V-mux van Databox en de Voice-Modem kaart. Deze zijn allemaal echter vrij prijzig en daarom alleen geschikt voor professioneel gebruik.
- Een goedkoper alternatief wordt gevormd door de chipset PHYLON 1001. Deze chipset met spraak-data mogelijkheden was ten tijde van dit onderzoek nog niet volledig verkrijgbaar. Bij verder onderzoek naar spraak-data mogelijkheden moeten deze chips zeker nog in beschouwing worden genomen, vanwege hun talrijke mogelijkheden.
- Tegenwoordig zijn modems te koop die data kunnen verzenden met een snelheid van 19,2 kbps. Een aantal van de genoemde spraakcodeermethoden uit hoofdstuk 4 zitten hieronder. Het gaat hierbij om ADPCM, SBC en LPC. Vooral de laatste biedt in dit verband interessante mogelijkheden door zijn lage datarate van 2400 bps.  
Met behulp van één van de bovengenoemde spraakcodeermethoden en een multiplexer is het ook mogelijk een systeem te realiseren dat in staat is spraak en data simultaan over een telefoonlijn te verzenden. Ook hieraan kan verder onderzoek verricht worden.

## LITERATUURLIJST

- [1] Frank F.E. Owen,  
PCM and Digital Transmission Systems  
New York: McGraw-Hill, 1982
  
- [2] Peter Kroon,  
Time-domain Coding of Toll Quality Speech at rates below 16kb/s  
Proefschrift  
Delft: 1985
  
- [3] N.S. Jayant,  
Digital Coding of Waveforms  
Englewood Cliffs, New Jersey: Prentice Hall Inc, 1984
  
- [4] Gilbert Held,  
Digital Networking  
New York: John Wiley & Sons Ltd, 1990
  
- [5] J.D. Markel,  
Lineair Prediction of Speech  
Berlin: Springer Verlag, 1976
  
- [6] P.E. Papamichalis,  
Practical Approaches to Speech Coding  
New Jersey: Prentice Hall, 1987
  
- [7] G. Fant,  
Acoustic Theory of Speech Production  
Mouton, The Hague, 1960

- [8] Black, Uyles D.,  
Data Communications and Distributed Networks  
Englewood Cliffs, New Jersey: Prentice Hall Inc, 1987, 2e druk
  
- [9] P. Bylanski & D.G.W. Ingram,  
Digital Transmission Systems  
Stevanage, Peter Peregrins Ltd, 1976
  
- [10] Chris Rowden,  
Speech Processing  
London, McGraw Hill, 1992
  
- [11] Udo W. Pooch e.a.,  
Telecommunications and networking  
Uitgever onbekend, 1991
  
- [12] Thomas Parsons  
Voice and Speech Processing  
New York, McGraw-Hill, 1987

## **APPENDIX A: Datasheets Chipset PHY 1001**

# PHY1001


## V.32bis/V.17 Chipset for Desktop Communications

The Phylon™ PHY1001™ is a high-performance fax/data modem chipset that supports CCITT recommendation V.32bis and lower speeds for dial-up communications, as well as V.17 and lower speeds for full facsimile functionality.

The PHY1001 offers a very cost-effective solution for high-speed standalone and add-on card fax modems.

The chipset consists of two CMOS VLSI chips: Ø105 digital signal processor and Ø202 mixed analog/digital front-end. OEM-selectable features implemented via software allow the chipset to be tailored to a wide range of functional requirements including non-modem functions such as ADPCM voice and Caller I.D.

Additional features include DTMF tone generator and receiver and high-level data link control (HDLC) framing.



Analog/Digital  
Interface  
Ø202



DSP  
Ø105


 **Alcom electronics bv**

POSTBUS 358, 2900 AJ CAPELLE A.D. IJSSEL, NL  
ESSEBAAN 1  
TELEFOON 010 - 451 95 33, TELEFAX 010 - 458 64 82

- Software-defined architecture for all standard and proprietary modulations as well as non-modem applications (e.g. voice compression and decompression)
- CCITT: V.33, V.32bis, V.32, V.29, V.27ter, V.23, V.22bis, V.21, V.17, Bell 212 and 103
- Autospeed negotiation from V.32bis to V.21/Bell 103
- Asynchronous and synchronous data
- Full-duplex HDLC framing
- ADPCM voice compression and decompression
- DTMF receiver
- Caller I.D. receiver
- Migration to the upcoming V.Fast modulation
- Low power consumption: 900mW in active mode with external RAM and 80mW in sleep mode
- Single +5V operation



# PHY1001



**Total Modem Solution:** Phylon also provides a complete fax/data modem solution for customers who require a quick-to-market, cost-effective design. This design supports V.42/V.42bis, MNP 2-5, AT and AT+F Class II command sets with data rates of 14,400 down to 300 bit per second with DTE rates of 57,600 to 300 bit/s.

Additional features include automatic line speed adaption, auto-dial and auto-answer, tone and pulse dialing and call progress detection.

The solution is offered as a stand-alone modem or PC half-card design, with complete engineering design information including schematics in Orcad format, gerber files for board layout, bill of materials and manual on diskette.

**The Phylon Edge:** Phylon's progressive approach in modem chipset design allows customers to easily incorporate value-added functions, as well as providing an upgrade to V.Fast.

Phylon has the industry's best customer support and a line of products that provide maximum flexibility to its OEM customers. The benefits of Phylon's flexible communications architecture include a faster product design cycle, nonobsolescence of designs and components, and ultimately a rapid "time to market" with a powerful feature set.

The PHY1001 consists of two CMOS VLSI chips: The Ø105 Digital Signal Processor provides the core processing for all modem modulations. Unlike other data pump solutions, however, the DSP does not contain any modulation code. The code is resident on a single inexpensive EPROM. This allows the designer maximum flexibility in choosing which features to provide on each product solution. The added benefit of this approach is the ability to respond rapidly to firmware changes without obsoleting the modem chipset.

The Ø202 Mixed Analog/Digital Front End integrates all nonDSP analog and digital functions. Significant performance improvements for high-speed modes are afforded by the advanced design features of the Ø202. These include autocalibrated 13-bit DACs, adaptive terminations and fully differential circuits.

The PHY1001 is available in two packaging options: two 68-lead PLCC packages or module format. The module is pin compatible with Phylon's PHY-96 modules and Rockwell's R9696DP family.

## PHY1001 Standard Compatibility

| Standard          | Data Rate (bit/s)                   | Modulation |
|-------------------|-------------------------------------|------------|
| V.32bis           | 14,400/12,000/<br>9,600/7,200/4,800 | QAM-TCM    |
| V.32              | 9,600/4,800                         | QAM-TCM    |
| V.22bis           | 2,400                               | QAM        |
| V.22              | 1,200                               | DPSK       |
| V.23              | 75/1,200; 1,200/75                  | FSK        |
| V.21              | 0-300                               | FSK        |
| Bell 212A         | 1,200                               | DPSK       |
| Bell 103          | 0-300                               | FSK        |
| V.33              | 14,400/12,000                       | QAM-TCM    |
| V.17              | 14,400/12,000/<br>9,600/7,200       | QAM-TCM    |
| V.29              | 9,600/7,200/4,800                   | QAM        |
| V.27ter           | 4,800/2,400                         | DPSK       |
| V.21 Ch2          | 0-300                               | FSK        |
| Bell 202 Receiver | 0-1,200                             | FSK        |
| Voice             | 14,400                              | ADPCM      |

For more information, contact:

Phylon  
4027 Clipper Court  
Fremont, CA 94538  
TEL: (510) 656-2606  
FAX: (510) 656-0902








# PHYLØN

## PHY1001/1002




Phylon PHY1001 and PHY1002 chipsets support CCITT and Bell modem standards including V.32bis and V.17 for dialup communications at 14,000 bit/s. The chipsets can operate full-duplex and half-duplex in synchronous and asynchronous data format at 14400, 12000, 9600, 7200, 4800, 2400, 1200 and 300 bit/s, and CCITT standards for Group 3 facsimile at data rates of 14400, 12000, 9600, 7200, 4800 and 2400 bit/s.

Additionally, tonal and HDLC framed binary signaling requirements of V.42/T.30 recommendations are supported. Internal HDLC support eliminates the need for an external device for products incorporating error correction protocol.

Other features include tone and DTMF generators, multiple tone detectors and caller identification (CID) receiver. A low bit rate ADPCM voice codec and a DTMF detector are also implemented to support automatic voice/data/fax switching and other voice-store applications.

Two chipsets are available: PHY1001 for desktop and PHY1002 for portable applications. The desktop version is optimized for cost-sensitive applications such as standalone and PC card modems. The portable version is optimized for applications requiring low power and small form factor such as notebook computer modems.



### FEATURES

- Two-wire GSTN modem standards: CCITT V.32bis, V.32, V.23, V.22bis, V.22, V.21 as well as Bell 212 and 103
- Group 3 FAX standards: V.33, V.17, V.29, V.27ter and V.21 Channel 2 with V.21 carrier detector concurrent with high-speed reception
- Voice mode pass-through with ADPCM voice codec:
  - Compression/decompression at 14,400 bit/s
  - Programmable silence detection
  - Concurrent DTMF tone detection
- Auto-mode interworking from V.32bis to V.21/Bell 103 with auto-rate selection for V.32bis/V.32
- Auto-retrain and rate renegotiation for V.32bis and V.32
- Near-end and far-end echo cancellation up to 1.2 seconds
- Performance Enhancements:
  - Phase jitter canceller
  - Phase hit compensator
  - Automatic gain control
  - Frequency offset compensation
  - Amplitude/phase selectable transmit equalizer
  - Automatic adaptive equalizer
  - Automatic local echo hybrid balance
- DTMF tone generator and detector
- Programmable tone generator and up to 16 tone detectors
- Receive signal quality and signal level monitors
- Bell 202 caller identification (CID) receiver
- Interfaces:
  - V.24/RS-232 Serial with V.14 async/sync converter
  - Parallel transmit and receive byte-based data interface
    - Parallel synchronous option
    - Parallel asynchronous start and stop character option
    - Full-duplex HDLC framing option
  - Constellation pattern analog interface
- Tests:
  - Local analog loop (Loop 3 V.54)
  - Local digital loop (Loop 2 V.54)
  - Remote digital loop (Loop 2 V.54)
  - Self-test
- Packaging:
  - **PHY1001:** Two 68-lead PLCC packages
  - **PHY1001M:** 82 x 100mm module
  - **PHY1002:** Two QFPs, one 80-lead and one 64-lead
- Low power consumption (typical):
  - **PHY1001:** 900mW in active mode with external memory
  - **PHY1002:** 450mW in active mode with external memory
  - 80mW in sleep mode



## TECHNICAL SPECIFICATIONS

The selectable modem configurations, along with the corresponding data rates in bit per second are listed below:

| <u>CONFIGURATION</u> | <u>DATA RATE (bit/s)</u>       |
|----------------------|--------------------------------|
| V.32bis              | 14400, 12000, 9600, 7200, 4800 |
| V.32                 | 9600, 4800                     |
| V.22bis              | 2400                           |
| V.22                 | 1200                           |
| V.23                 | 75/1200, 1200/75               |
| V.21                 | 0-300                          |
| Bell 212A            | 1200                           |
| Bell 103             | 0-300                          |
| V.33                 | 14400, 12000                   |
| V.17                 | 14400, 12000, 9600, 7200       |
| V.29                 | 9600, 7200, 4800               |
| V.27ter              | 4800, 2400                     |
| V.21 Channel 2       | 300                            |
| Bell 202 Receiver    | 1200                           |
| Voice                | 14400                          |

### ATA ENCODING

The data encoding conforms to the CCITT recommendations V.32bis, V.32, V.22bis, V.22, V.23, V.21, Bell 212A, Bell 103, V.33, V.17, V.29, V.27ter, V.21 Channel 2.

### TRANSMITTED DATA SPECTRUM

When the compromise equalizer is disabled, the transmitter spectrum is shaped to satisfy the applicable CCITT and Bell recommendations.

### TRANSMIT LEVEL

The output level can be attenuated in steps of 1 dB up to a maximum of 15 dB. With 0 dB attenuation selected, the differential transmit output level on the ATX+ and ATX- pins for all modem configurations and the generation of tones is 0.33 Vrms. When generating DTMF signal pairs, the output level is 0.42 Vrms with 15 dB attenuation selected.

### TRANSMITTER TIMING

Transmitter timing is selectable between internal (local or free running), external (locked to a provided clock by DTE) or slave (locked to the receiver recovered clock).

### RAMBLER/DESCRAMBLER

The chipsets incorporate a self-synchronizing scrambler/scrambler in accordance with the applicable CCITT or Bell standard dependent upon the selected configuration.

### RECEIVER DYNAMIC RANGE

The receiver satisfies performance requirements for received line signal dynamic range of 34 dB. With the appropriate gain in the receiver path from the line, this dynamic range could be translated to -9 dBm to -43 dBm.

### RECEIVER BAUD TIMING

The timing recovery circuit can track a  $\pm 0.01\%$  frequency error from the remote transmit timing source. For V.22bis, the timing recovery is capable of tracking  $\pm 0.03\%$  of frequency error.

### CARRIER RECOVERY

The carrier recovery circuit can track a  $\pm 7$  Hz frequency offset in the received carrier with negligible degradation in bit error rate (BER).

### CLAMPING

Received Data (RXD) is automatically clamped to a constant binary mark whenever the received line signal (RLSD) is high.

### AUTO-MODE INTERWORKING

Automode interworking conforming to CCITT V.32bis Annex A recommendation and EIA/TIA PN-2330 draft recommendation is implemented to match line mode from V.32bis to V.23, V.21 or Bell 103 data rates.

### AUTO-RATE SELECTION

PHY1001/1002 allow the controller to set a desired maximum bit error rate. During the handshake or rate renegotiation, the chipsets will automatically select the highest available rate to satisfy the desired maximum bit error rate. This feature is only available in V.32bis/V.32.

### RATE NEGOTIATION AND RATE RENEGOTIATION

Rate negotiation and rate renegotiation are implemented according to V.32bis/V.32 recommendations. The controller can select the line rates permissible before a rate negotiation is executed at the initial handshake or later before a rate renegotiation is executed.

### RETRAIN AND AUTO-RETRAIN

Retrain is implemented according to V.32bis/V.32 and V.22 recommendations. The controller could also set a signal quality target (MSE) below which auto-retrain is initiated.

### PERFORMANCE ENHANCEMENTS

**Phase Jitter Canceller:** In V.32bis/V.32 modes, a phase jitter canceller is provided to track and cancel sinusoidal phase jitter of 10-20 Hz up to 20° peak-to-peak.

**Phase Hit Compensator:** A phase hit detector is provided for V.32bis/V.32 modes to recover from phase hits that occur over poor phone lines.

**Automatic Gain Control:** Automatic gain control is provided in all modes to compensate for receive signal level fluctuations.

**Equalizers:** Equalization functions are provided to improve performance while operating over low quality lines. The transmit compromise equalizer is amplitude and delay selectable. An automatic adaptive equalizer is provided in the receiver.

**Echo Canceller:** A data echo canceller with near-end and far-end echo cancellation is included for 2-wire full duplex V.32 and V.32bis operation. The combined echo span of near and far cancellers is 47 ms. The bulk delay between near-end and far-end echoes can be up to 1.2 seconds. The canceller can compensate for  $\pm 7$  Hz frequency offset in the far-end echo.

### FACSIMILE MODES

**V.21 Channel 2 Detection:** Detection of V.21 Channel 2 carrier while operating in high-speed FAX mode is implemented to allow, robust tracking of the remote transmitter mode switching.

**Echo Protection Tones:** If enabled, unmodulated carrier tones of either 1700 Hz or 1800 Hz are automatically transmitted for 200 ms to disable network echo suppressors for V.33, V.17, V.29 and V.27ter half-duplex FAX modes.

**Short Training:** Short training is provided for V.27ter. Additionally, V.17 resynchronization is also implemented.

#### ADPCM VOICE COMPRESSION/DECOMPRESSION

The ADPCM encoder samples the incoming speech on the receiver analog pin through the 12-bit A/D converter at 7200 Hz. The voice signal is compressed to two bits per sample. The resultant output is available on the RXD pin at 14.4k bit/s synchronously, with the receive clock RDCLK. Six flags (33 hex) are sent out to synchronize the start of the encoder. A silence detection flag is provided in the status register. The silence detection period and threshold are both programmable.

The ADPCM decoder plays back the recorded compressed data at the same rate of 7200 Hz through the D/A converter and appears on the transmit analog output pins.

#### AUTO-DIALING AND AUTO-ANSWERING

DTMF, CID receiver, off hook relay control (pulse dialing), ring detection and call progress tone detectors allow the controller to perform auto-dialing and auto-answering.

**Tone Generation and Tone Detection:** The chipsets can generate voice-band tones from 0 to 3600 Hz with a resolution of 1.76 Hz. Tones over 3000 Hz are attenuated. Tone detection is supported through sixteen programmable detectors. A total of 16 narrow-band (40 Hz) and wide-band (300 Hz) tone detectors may be configured. The tone detectors are available for use when off line and during the initial part of the handshake.

**DTMF Tone Generator and Detector:** DTMF tone generation allows the PHY1001/1002 to operate as a programmable DTMF dialer. DTMF tone-pairs are transmitted with a twist of 2.5 dB and a level of 2 dB above the programmed transmit level. The chipsets provide a DTMF tone detector which returns a tone-pair code which may be accessed via the controller. The coding supports 0-9, A-D, \* and # digits.

**Caller Identification Receiver:** When in the CID receiver mode, the decoded Bell 202 (1200 bit/s) CID signal is output on the RXD pin. The data can also be read by the controller via the parallel data interface.

#### SERIAL ASYNC/SYNC CONVERSION

An asynchronous-to-synchronous converter is provided in the transmitter and a synchronous-to-asynchronous converter is provided in the receiver for data rates up to 14,400 bit/s in serial data mode. The implementation conforms to V.14 recommendation. Valid character size, including all bits, is 8, 9, 10 and 11 bits per character. Two ranges of DTE data rates are selectable:

- Basic range: +1% to -2.5%
- Extended overspeed range: +2.3% to -2.5%

#### PARALLEL DATA MODES

When parallel data is selected, transmit and receive data can be transferred from and to the controller via the byte-wide bus. A host interrupt request line is provided to facilitate the communi-

cations to and from the controller. Transmit data buffer empty, receive data buffer full or modem status changes may generate this request. Transmit data is buffered inside the DSP to provide an asynchronous I/O. Buffer near-empty, near-full and underrun are indicated to the controller as status if they are not masked. The three status responses and the received data byte cause a controller interrupt (HINTN). Upon transmit data underrun, marks are automatically transmitted. There are three modes of operation:

**Parallel Synchronous:** In this mode, byte data is transferred synchronously via the bidirectional controller interface. Transmit data byte is obtained from the controller like a command. Receive data byte is given to the controller like a response, as they are available.

**Parallel Asynchronous:** In this mode, the data/command/status interface is similar to the parallel synchronous mode. Start and stop bits are added to the data to be transmitted and deleted from the received line data. No parity checking is done, and the character length is only 8 bits. Provisions are made to send and detect break patterns at any time.

**Parallel Synchronous HDLC:** Full-duplex high-level data link control (HDLC) protocol is supported in a parallel synchronous mode. In the transmitter, zero insertion is performed between flags. A 16-bit cyclic redundancy check (CRC) is computed at polynomial  $x^{16}+x^{12}+x^5+1$  and sent before end-of-frame (EOF). The frame is ended when the controller requests or automatically upon underrun. Flags without zero-sharing are transmitted between frames if no data is available. The Abort/Idle pattern may be transmitted at any time.

In the receiver, zero deletion is performed between flags. 16-bit CRC is computed and CRC remainder is checked at EOF. EOF and CRC status is indicated to the controller. Abort/Idle is detected and indicated to the controller.

The controller may poll for internal status, such as underrun, TX buffer near full/empty, EOF, Abort RX and CRC.

#### ANALOG AND DIGITAL LOOPBACK

The PHY1001/1002 support Analog Loopback (V.54 Loop 3), as well as both Local and Remote Digital Loopback (V.54 Loop 2). The implementation of these test modes are complete and do not require the controller to be involved in the different phases of V.54. For V.22bis, Remote Digital Loopback follows V.22bis recommendations and not V.54.

#### POWER DISSIPATION

PHY1001 and PHY1002 typically dissipate less than 900mW and 450mW, respectively, when executing V.32bis/HDLC. This figure includes the power dissipation of the external SRAM and EPROM. Additionally, the PHY1001/1002 provide a sleep mode to reduce power consumption to 80mW. After the controller issues the sleep mode command, the chipset enters the sleep mode state halting program execution and preserving all operating parameters. The chipsets can later be awakened by a POR\ reset pulse, RD\, DTR\, RTS\ or any command write.

## CONTROLLER INTERFACE

The PHY1001/1002 interface with most controllers, such as Intel 8052, 80C186 and 80C188, Hitachi 63Y03, Motorola 68H11, 8000 and 68302, NEC V25, Zilog 84C15, Z180, Z181 and Z280. The interface consists of an 8-bit data bus, read, write, chip select, two address lines and the host interrupt request.

The controller interface allows the controller to change the configuration of the chipsets and supervise the operation by writing commands and reading status bits. The definition of the commands and status bits are discussed briefly in the Command Interface Section.

### SIGNAL DESCRIPTION

#### DATA BUS (D0-D7)

Data transfer occurs using the bidirectional data bus. The bus is eight bit wide and uses standard TTL levels. The controller uses this bus to read and write data to and from the PHY1001/1002. The data bus is in the high impedance state when deselected to allow connection on a shared-system data bus.

#### CHIP SELECT (CS)

Chip select is used to enable the controller interface. When CS and READ are low, the PHY1001/1002 drives the data bus. When CS and WRITE are low, the data on the bus is written to the PHY1001/1002.

#### CONFIGURATION SELECT (A0 AND A1)

The two lines select the appropriate register in the controller interface of the PHY1001/1002. When A1 is low, reading of the interface status register or writing to the interrupt mask register is enabled. When A0 is low, read or write of data registers on the PHY1001/1002 is enabled.

#### READ ENABLE & WRITE ENABLE (READ & WRITE)

These two lines control the direction of data transfer to and from the PHY1001/1002. When READ is low, the PHY1001/1002 drives the data bus. When WRITE is low, the data bus is read by the PHY1001/1002.

#### HOST INTERRUPT (HINT)

The host interrupt is generated by the PHY1001/1002 to request service from the controller. The six maskable interrupts are transmit data buffer empty (TDBE), receive data buffer full (RDBF), data set ready (DSR), clear to send (CTS), receive line signal detector (RLSD), and ring indicator (RI). An Interrupt Mask Register is available to turn off unwanted interrupts. HINT is of the open drain type and may be wired-OR'd with other system interrupts.

TDBE indicates that the PHY1001/1002 is ready for a 16-bit command and RDBF indicates that there is a 16-bit data/response for the host controller. DSR, CTS, RLSD, and RI indicate that there has been a status signal level change in the 24 status register.

The following table shows the control lines used to communicate with the PHY1001/1002.

| CS | A0 | A1 | READ | WRITE | Data Bus             |
|----|----|----|------|-------|----------------------|
| 1  | x  | x  | x    | x     | Tri-state            |
| 0  | 0  | 0  | x    | x     | Tri-state            |
| 0  | 0  | 1  | x    | x     | Invalid              |
| 0  | 0  | 1  | 0    | 1     | Read Data/Response   |
| 0  | 0  | 1  | 1    | 0     | Write Data/Command   |
| 0  | 0  | 1  | 1    | 1     | Tri-state            |
| 0  | 1  | 0  | 0    | 0     | Invalid              |
| 0  | 1  | 0  | 0    | 1     | Read Status Reg.     |
| 0  | 1  | 0  | 1    | 0     | Write Int. Mask Reg. |
| 0  | 1  | 0  | 1    | 1     | Tri-state            |
| 0  | 1  | 1  | 1    | x     | Tri-state            |

### WRITE/READ OPERATIONS

The Write/Read operations are presented in four sections: 1) read 8-bit interface status register, 2) write a 16-bit command, 3) read 16-bit response and 4) write the 8-bit interrupt mask register.

#### STATUS REGISTER READ

A status register read operation is performed by driving CS, A1, READ low and A1, WRITE high. After an access time delay, the 8-bit status is available on the data bus. The status information is shown in the table below.

| Bit    | D7 | D6   | D5   | D4  | D3   | D2  | D1 | D0    |
|--------|----|------|------|-----|------|-----|----|-------|
| Status | -  | TDBE | RDBF | CTS | RLSD | DSR | RI | RBCLK |

The timing information for this operation is shown in Figure 1 and Table 1 on the following page.





Figure 1. Status Register Read Timing

### DATA/COMMAND WRITE

A data or command write operation is performed by driving CS\, A0, WRITE\ low and A1, READ\ high. All commands to the PHY1001/1002 are 16-bit wide. As the data bus is only 8-bit wide, commands are written in two consecutive bytes.

To start the operation, the controller should read the interface status register to check TDBE. Once TDBE\ is low, the two byte command may then be written with the least significant byte first followed by the most significant bytes. Both bytes must be written consecutively and completed within 416µs. The timing information for this operation is shown in Figure 2 and Table 1.




**Figure 2. Data/Command Write Timing**

### DATA/RESPONSE READ

A data or response read operation is performed by driving CS\, A0, READ\ low and A1, WRITE high. RDBF\ bit in the Status Register goes low to indicate that the 16-bit data or response echo is available to be read by the controller. Data and responses occur after a command has been written into the PHY1001/1002, and is available in 3 RBCLK periods or less after the command has been written.

The controller should read the Status Register and wait until RDBF\ bit goes low. Both data or response bytes may then be read from the PHY1001/1002, with the least significant byte first and the most significant byte last. Instead of polling the RDBF\ bit, the RDBF\ bit may be enabled to cause an interrupt to the controller when low. The timing information for this operation is shown in Figure 3 and Table 1.




**Figure 3. Data Response Read Timing**

### INTERRUPT MASK REGISTER WRITE

All bits in the status register, except RBCLK, are able to generate an interrupt request. The Interrupt Mask Register enables or disables individual interrupts. After a POR\ reset, all interrupts are disabled. The Interrupt Mask Register is organized as in the table below and defaults to all ones.

| Bit       | D7 | D6    | D5    | D4   | D3    | D2   | D1  | D0 |
|-----------|----|-------|-------|------|-------|------|-----|----|
| Interrupt | x  | TDBE\ | RDBF\ | CTS\ | RLSD\ | DSR\ | RI\ | x  |

An Interrupt Mask Register 8-bit write operation is performed by driving CS\, A1, WRITE\ low and A0, READ\ high. The timing information for this operation is shown in Figure 4 and Table 1.



**Figure 4. Interrupt Mask Register Write Timing**

| Timing Parameter  | Symbol | Min. | Max. | Unit |
|-------------------|--------|------|------|------|
| Data Access       | TDA    | --   | 75   | ns   |
| Data Hold         | TDHW   | --   | 20   | ns   |
| Write Data Setup  | TWDS   | 40   | --   | ns   |
| Write Data Hold   | TWDH   | 20   | --   | ns   |
| Pulse Width       | TDP    | 90   | --   | ns   |
| Chip Select Setup | TCS    | 10   | --   | ns   |
| Chip Select Hold  | TCH    | 20   | --   | ns   |

**Table 1. Timing for Figures 1-4**

## COMMAND INTERFACE

The software interface between the controller and the PHY1001/1002 has a command-response format. These commands are used to setup the operating parameters and activation of functions such as generation and detection of DTMF tones for dialing, generation and detection of a single tone for call progress detection, modem parameters, start and stop of modem handshake, request modem status, reset, etc. The response is available typically within 1.2 ms and takes the form of an echo of the command or a specific response.

A summary of the commands is as follows:

### COMMANDS (HEX)

#### Set-up/Configuration

|                                         |           |
|-----------------------------------------|-----------|
| Set Configuration Word 1                | 2NNN      |
| Set Configuration Word 2                | 3NNN      |
| Set V.32bis/V.32 Rate Sequence          | 1NNN      |
| Set BER Target                          | A02N      |
| Set Audio Level                         | 0N02      |
| Set Transmit Signal Attenuation         | 0N01      |
| Set Transmit Compromise Equalizer       | 0N04      |
| Set Lower/Upper Ring Detect Frequencies | ACNN/AFNN |
| Program Off Hook Relay Control Output   | 901N      |
| Set V.24 Signal Multiplexor             | A0NN      |
| Set V.24 Register                       | A0NN      |
| Set Signal Quality Threshold            | A8NN      |
| Set RLSD on Threshold                   | A9NN      |
| Set RLSD off Threshold                  | AANN      |

#### Handshake

|                                          |      |
|------------------------------------------|------|
| Initiate Handshake                       | 8000 |
| Report Handshake Status*                 | 8100 |
| Abort Handshake/Cleardown                | 9000 |
| Initiate Retrain (V.32bis/V.32, V.22bis) | 8400 |
| Initiate Rate Renegotiation (V.32bis)    | 8401 |
| Abort Rate Renegotiation (V.32bis)       | 8404 |
| Report V.24 Status*                      | A0C0 |

#### Test

|                                  |      |
|----------------------------------|------|
| Initiate Local Analog Loop       | E002 |
| Initiate Remote Digital Loopback | E003 |
| Initiate Local Digital Loopback  | E004 |
| Terminate Loop Test              | E000 |
| Transmit Modulated Carrier       | E005 |

#### Diagnostics

|                                 |      |
|---------------------------------|------|
| Report Mean Square Error (MSE)* | C000 |
| Report Receive Signal Level*    | C005 |

#### Parallel

|                              |      |
|------------------------------|------|
| Parallel Tx/Rx Data          | F0NN |
| Set TX Control               | F10N |
| Set Parallel Interrupt Mask  | F20N |
| Report Parallel/HDLC Status* | F300 |

#### Send/Detect Tones

|                                     |           |
|-------------------------------------|-----------|
| Configure Tone Detector (1-16)      | 4NNN/5NNN |
| Report Tone Detector Status (1-16)* | 6A0N      |
| Transmit Single Tone                | 7NNN      |
| Silence Transmitter                 | A000      |
| Transmit DTMF Tone Pair             | 600N      |
| Enable-Report DTMF Detector*        | 6800      |
| Disable DTMF Detector               | 6801      |

#### Voice

|                                 |      |
|---------------------------------|------|
| Enable Voice Encoder (Recorder) | 6880 |
| Disable Voice Encoder           | 6881 |
| Enable Voice Decoder (Playback) | 6882 |
| Disable Voice Decoder           | 6883 |
| Set Silence Detection Period    | 689N |
| Set Silence Detection Threshold | AANN |
| Set Voice Encoder Gain          | 68AN |
| Set Voice Decoder Attenuation   | 0N01 |

#### Half-Duplex

|                                   |      |
|-----------------------------------|------|
| Enable Transmitter Long           | 9200 |
| Enable Transmitter Short          | 9210 |
| Disable Transmitter               | 9201 |
| Enable Receiver                   | 9202 |
| Disable Receiver                  | 9203 |
| Report V.21 Ch. 2 Detector Status | 6A08 |

#### Miscellaneous

|                                 |      |
|---------------------------------|------|
| Initiate-Report Software Reset* | D002 |
| Enter Sleep Mode                | DD00 |
| Report ROM Code Version*        | DDD0 |

\*Response includes requested data



## Set Configuration Word 1 and Word 2

These commands write 12 bits to the modem Configuration Word 1 and Word 2, respectively. The meaning and function of these bits are described below.

### Word 1

|                                   |                      | Bit:       | 11  | 10  | 9 | 8 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
|-----------------------------------|----------------------|------------|-----|-----|---|---|---|---|---|---|---|---|---|---|
| Answer/Originate Mode             |                      |            | 0/1 |     |   |   |   |   |   |   |   |   |   |   |
| Accept/Reject Remote Loop Request |                      |            |     | 0/1 |   |   |   |   |   |   |   |   |   |   |
| Tx Clock Slaved to XTCLK          |                      |            |     |     | 0 | 1 |   |   |   |   |   |   |   |   |
| Tx Clock Internal                 |                      |            |     |     | 0 | 0 |   |   |   |   |   |   |   |   |
| Tx Clock Slaved to RDCLK          |                      |            |     |     | 1 | 0 |   |   |   |   |   |   |   |   |
| Reserved                          |                      |            |     |     |   |   | 0 |   |   |   |   |   |   |   |
| Reserved                          |                      |            |     |     |   |   |   | 0 |   |   |   |   |   |   |
| Modem Type                        | Data Rate ( bit/s)   | Modulation |     |     |   |   |   |   |   |   |   |   |   |   |
| V.32/V.32bis                      | 14400 - 4800         | QAM-TCM    |     |     |   |   |   |   | 0 | 0 | 0 | 0 | 0 | 0 |
| V.22bis                           | 2400                 | QAM        |     |     |   |   |   |   | 0 | 0 | 0 | 0 | 1 | 1 |
| V.22                              | 1200                 | DPSK       |     |     |   |   |   |   | 0 | 0 | 0 | 1 | 0 | 0 |
| Bell 212A                         | 1200                 | DPSK       |     |     |   |   |   |   | 0 | 0 | 0 | 1 | 1 | 0 |
| V.21                              | 0-300                | FSK        |     |     |   |   |   |   | 0 | 0 | 0 | 1 | 1 | 1 |
| Bell 103                          | 0-300                | FSK        |     |     |   |   |   |   | 0 | 0 | 1 | 0 | 0 | 0 |
| V.23                              | (Tx:0-75, Rx:0-1200) | FSK        |     |     |   |   |   |   | 0 | 0 | 1 | 0 | 0 | 1 |
| V.23                              | (Tx:0-1200, Rx:0-75) | FSK        |     |     |   |   |   |   | 0 | 0 | 1 | 0 | 1 | 0 |
| Bell 202                          | 0-1200               | FSK        |     |     |   |   |   |   | 0 | 0 | 1 | 0 | 1 | 1 |
| V.33                              | 14400                | QAM-TCM    |     |     |   |   |   |   | 0 | 1 | 0 | 0 | 0 | 0 |
| V.33                              | 12000                | QAM-TCM    |     |     |   |   |   |   | 0 | 1 | 0 | 0 | 0 | 1 |
| V.29                              | 9600                 | QAM        |     |     |   |   |   |   | 0 | 1 | 0 | 0 | 1 | 0 |
| V.29                              | 7200                 | QAM        |     |     |   |   |   |   | 0 | 1 | 0 | 0 | 1 | 1 |
| V.29                              | 4800                 | DPSK       |     |     |   |   |   |   | 0 | 1 | 0 | 1 | 0 | 0 |
| V.27ter                           | 4800                 | DPSK       |     |     |   |   |   |   | 0 | 1 | 0 | 1 | 0 | 1 |
| V.27ter                           | 2400                 | DPSK       |     |     |   |   |   |   | 0 | 1 | 0 | 1 | 1 | 0 |
| V.17                              | 14400                | QAM-TCM    |     |     |   |   |   |   | 1 | 1 | 0 | 0 | 0 | 0 |
| V.17                              | 12000                | QAM-TCM    |     |     |   |   |   |   | 1 | 1 | 0 | 0 | 0 | 1 |
| V.17                              | 9600                 | QAM-TCM    |     |     |   |   |   |   | 1 | 1 | 0 | 0 | 1 | 0 |
| V.17                              | 7200                 | QAM-TCM    |     |     |   |   |   |   | 1 | 1 | 0 | 0 | 1 | 1 |
| V.21 Ch 2                         | 300                  | FSK        |     |     |   |   |   |   | 1 | 0 | 0 | 0 | 0 | 0 |
| Voice Mode                        | 14,400               | ADPCM      |     |     |   |   |   |   | 1 | 1 | 1 | 0 | 0 | 0 |

### Word 2

|                             |  | Bit: | 11  | 10 | 9 | 8   | 7   | 6   | 5 | 4 | 3 | 2 | 1   | 0 |
|-----------------------------|--|------|-----|----|---|-----|-----|-----|---|---|---|---|-----|---|
| Enable/Disable Answer Tone  |  |      | 0/1 |    |   |     |     |     |   |   |   |   |     |   |
| No Tones ON                 |  |      |     | 0  | 0 |     |     |     |   |   |   |   |     |   |
| 550 Hz Guard Tone ON        |  |      |     | 0  | 1 |     |     |     |   |   |   |   |     |   |
| 1800 Hz Guard Tone ON       |  |      |     | 1  | 0 |     |     |     |   |   |   |   |     |   |
| Echo Protection Tone ON     |  |      |     | 1  | 1 |     |     |     |   |   |   |   |     |   |
| Disable/Enable Auto-mode    |  |      |     |    |   | 0/1 |     |     |   |   |   |   |     |   |
| Dial/Leased Line            |  |      |     |    |   |     | 0/1 |     |   |   |   |   |     |   |
| Enable/Disable Auto-retrain |  |      |     |    |   |     |     | 0/1 |   |   |   |   |     |   |
| Asynchronous Normal         |  |      |     |    |   |     |     |     | 0 | 0 |   |   |     |   |
| Asynchronous Extended/HDLC  |  |      |     |    |   |     |     |     | 0 | 1 |   |   |     |   |
| Reserved                    |  |      |     |    |   |     |     |     | 1 | 0 |   |   |     |   |
| Synchronous                 |  |      |     |    |   |     |     |     | 1 | 1 |   |   |     |   |
| Character Length: 8 bits    |  |      |     |    |   |     |     |     |   |   | 0 | 0 |     |   |
| 9 bits                      |  |      |     |    |   |     |     |     |   |   | 0 | 1 |     |   |
| 10 bits                     |  |      |     |    |   |     |     |     |   |   | 1 | 0 |     |   |
| 11 bits                     |  |      |     |    |   |     |     |     |   |   | 1 | 1 |     |   |
| Serial/Parallel Data        |  |      |     |    |   |     |     |     |   |   |   |   | 0/1 |   |
| Reserved                    |  |      |     |    |   |     |     |     |   |   |   |   |     | 0 |

## V.24 INTERFACE

Eleven pins provide timing, data, and control signals for implementing a CCITT recommendation V.24 serial interface. These TTL signals may be interfaced to the controller, USART or directly to data terminal equipment (DTE). The signal can be converted to V.24/RS-232-C voltage levels using standard line drivers and receivers. DSR\, CTS\, RLSD\ and RN\ are also available on the parallel bus during a read status operation. The state of these signals follow the state of the corresponding pin.

In addition to providing the V.24 interface the PHY1001/1002 allows five signals (RTS\, DTR\, DSR\, CTS\, and RLSD\) to be individually controlled through the controller interface.

### SIGNAL DESCRIPTION

#### TRANSMIT DATA CLOCK (TDCLK)

PHY1001/1002 output a synchronous Transmit Data Clock (TDCLK). The TDCLK frequency equals the DTE data rate  $\pm 0.01\%$  with a duty cycle of  $50\% \pm 1.0\%$ .

Transmit Data (TXD) must be stable during the  $1.0 \mu s$  periods immediately preceding and following the rising edge of TDCLK. The TDCLK source can be internal, external (locked to XTCLK) or slave (locked to RDCLK) as selected by bits in Configuration Word 1.

#### EXTERNAL TRANSMIT CLOCK (XTCLK)

In serial synchronous mode, an external transmit data clock can be connected to PHY1001/1002 XTCLK input. The clock supplied at XTCLK must exhibit the same characteristics as TDCLK.

#### RECEIVE DATA CLOCK (RDCLK)

PHY1001/1002 output a synchronous Receive Data Clock (RDCLK). The RDCLK frequency equals the data rate  $\pm 0.01\%$  with a duty cycle of  $50\% \pm 1.0\%$ . The RDCLK rising edge coincide with the center of the received data bit. The timing recovery circuit can track a  $\pm 0.01\%$  frequency error in the remote transmit timing source.

#### TRANSMITTED DATA (TXD)

PHY1001/1002 obtain serial data to be transmitted from the local DTE on the Transmitted Data (TXD) input. The data is latched on the rising edge of TDCLK in synchronous data operation.

#### RECEIVED DATA (RXD)

PHY1001/1002 output received serial data to the local DTE on the Received Data (RXD) and is valid at the rising edge of RDCLK in synchronous data operation. The output is clamped to Binary 1 signal level whenever RLSD is high.

#### RING INDICATOR (RN)

The Ring Indicator (RN) output follows the ringing signal present on the line with a low level (0V) during the on time, and high level (+5V) during the off time coincident with the valid ringing signal.

#### REQUEST TO SEND (RTS)

The RTS signal from the local DTE or controller is monitored and reported in the software V.24 status register.

#### DATA TERMINAL READY (DTR)

DTR may be used to control the chipset in the 2-wire full-duplex configurations (V.32bis, V.32, V.22bis, V.22, V.23, V.21, Bell 212, 202 and 103). A high-to-low transition on DTR initiates a handshake sequence according to the selected CCITT/Bell mode in Configuration Word 1. A low-to-high transition on DTR causes the chipset to send a disconnect sequence and return to the idle state. DTR is not supported in a half-duplex mode.

#### DATA SET READY (DSR)

DSR is driven low when the chipset begins a handshake sequence and is driven high when the modem enters disconnect state or is in a test mode (analog or digital loopback). The high condition of DSR indicates that the DTE is to disregard all signals appearing on the interchange circuits except Ring Indicator (RN). In 2-wire half-duplex operation (V.33, V.17, V.29, V.27ter, V.21 Channel 2), DSR is driven low after CTS or RLSD are driven low.

#### CLEAR TO SEND (CTS)

CTS is driven low and RXD is unclamped to indicate to the local DTE that the PHY1001/1002 is on-line and will transmit any data present on TXD. CTS is driven high and RXD is clamped to Binary 1 when the PHY1001/1002 enters retrain, rate renegotiation or disconnect. CTS is driven high when the PHY1001/1002 is in a test mode (i.e. local analog, remote digital or local digital loopback).

#### RECEIVED LINE SIGNAL DETECTOR (RLSD)

RLSD is driven low to indicate that qualified carrier energy above the Receive Level On Threshold is present on the receiver input. This occurs after the handshake sequence is completed. RLSD is driven high when the modem enters the off-line state, the receive energy falls below the Receive Level Off Threshold or the mean-square-error (MSE) rises above the preset threshold.

The RLSD off and RLSD on thresholds are programmable. The RLSD on defaults to 34 dB below the maximum input receive signal level. The corresponding off level threshold defaults to 39 dB below the maximum input signal level. A minimum hysteresis action of 2 dB exists between the actual off-to-on and on-to-off transition levels. A receive gain adjusted to achieve a maximum receive signal of -9 dBm will translate the default thresholds to -43 dBm and -47 dBm.

## **SOFTWARE CONTROLLED V.24 INTERFACE**

The PHY1001/1002 support a traditional V.24 interface. However, most modem designs may not use the V.24 signals in this manner. Common practice is to use a controller to control and modify the V.24 status signals (RTS\, DTR\, DSR\, CTS\, and RLSD\) between the terminal and PHY1001/1002. Since this approach is costly in terms of I/O pins, the chipsets contain a V.24 signal multiplexor block which allows the controller to monitor and/or modify any of the five V.24 status signals (RTS\, DTR\, DSR\, CTS\ and RLSD\). This is achieved by using the Set V.24 Multiplex Command (see Command Summary).

## **DIAGNOSTIC INTERFACE**

### CONSTELLATION PATTERN OUTPUTS (EYEX, EYEX)

EYEX and EYEX provide two analog outputs containing signals for display on the oscilloscope X axis and Y axis, respectively. The output impedance is 10k Ohm and is suitable for direct connection to the input of an oscilloscope. These signals provide the waveforms necessary to create an oscilloscope quadrature eye pattern. This eye pattern (signal constellation) allows common line disturbances to be identified.

## **LINE INTERFACE**

The line interface is comprised of the analog input and output signals, as well as the control signal for off-hook relay and ring detect input.

### SIGNAL DESCRIPTION

#### TRANSMITTER ANALOG OUTPUTS (ATX+, ATX-)

The differential transmit analog output signals are sent at a maximum level of 0.33Vrms between the ATX+ and ATX- pins, except for transmission of DTMF tone-pairs which are sent at a 2 dB higher level at 0.42Vrms. The output impedance is less than 5 Ohm. The transmitter output has a limited drive capability. Therefore, active transmit amplifiers are required to drive the line.

#### RECEIVER ANALOG INPUTS (AR+, AR-)

The differential receive analog inputs, AR+ and AR- have a nominal input impedance of 150k Ohm. The PHY1001/1002 is calibrated for a maximum receive signal of 0.66 Vrms.

#### BALANCE NETWORK OUTPUTS (BAL+, BAL-)

The balance network consists of a switched capacitor network driven from the transmit output. The balance network output is externally subtracted from receiver signal. The network is trained automatically at the beginning of the handshake in

V.32bis/V.32 modes. The balance network function enables additional reduction of the near-end echo and hence improves the low receive signal performance.

### AUDIO OUTPUT (AUDO)

The audio output is an analog signal derived from the Receiver Analog Input pins to be connected to an audio speaker through an audio amplifier. The output signal level is selectable to off, low, medium and high.


### RING DETECT (RD\)

Valid ring signals are programmable from 8 Hz to 255 Hz and the default range is set at 15 to 68 Hz. The Ring Detect (RD\) input is monitored for energy in this frequency range.

### OFF-HOOK RELAY CONTROL (OHRC)

OHRC is a TTL-level programmable output with a source impedance of 150 Ohm. This output pin may be programmed via the command interface to drive an on-hook/off-hook relay using a switching transistor.



**FUNCTIONAL BLOCK DIAGRAM**


| NAME              | TYPE  | DESCRIPTION                   | NAME                    | TYPE | DESCRIPTION                   |
|-------------------|-------|-------------------------------|-------------------------|------|-------------------------------|
| Ground (A)        | AGND  | Analog Ground                 | RDCLK\                  | OA   | Receive Data Clock            |
| Ground (D)        | DGND  | Digital Ground                | TDCLK                   | OA   | Transmit Data Clock           |
| +5V               | PWR   | +5V Supply                    | XTCLK                   | IA   | External Transmit Clock       |
| -12V <sup>1</sup> | PWR   | -12V Supply                   | RTS\                    | IA   | Request To Send               |
| POR\              | IA    | Power On Reset                | CTS\                    | OA   | Clear To Send                 |
| D7                | IA/OB | 8-bit<br>Bidirectional<br>Bus | TXD                     | IA   | Transmitter Data              |
| D6                | IA/OB |                               | RXD                     | OA   | Receiver Data                 |
| D5                | IA/OB |                               | RLSD\                   | OA   | Receive Line Signal Detector  |
| D4                | IA/OB |                               | DTR\                    | IA   | Data Terminal Ready           |
| D3                | IA/OB |                               | DSR\                    | OA   | Data Set Ready                |
| D2                | IA/OB |                               | RI\                     | OA   | Ring Indicator                |
| D1                | IA/OB |                               | TXA <sup>1</sup>        | AOA  | Transmitter Analog Output     |
| D0                | IA/OB |                               | RXA <sup>1</sup>        | AIA  | Receiver Analog Input         |
| A0                | IA    | Configuration Address 0       | ATX+, ATX- <sup>2</sup> | AOB  | Transmitter Analog Output     |
| A1                | IA    | Configuration Address 1       | AR+, AR- <sup>2</sup>   | AIB  | Receiver Analog Input         |
| CS\               | IA    | Chip Select                   | OHRC                    | OD   | Off-Hook Relay Control        |
| READ\             | IA    | Read Enable                   | RD\                     | IA   | Ring Detect                   |
| WRITE\            | IA    | Write Enable                  | BAL+, BAL- <sup>2</sup> | AOB  | Balance Network Outputs       |
| HINT\             | OC    | Host Interrupt Request        | EYEX                    | AOC  | Constellation Output - X Axis |
|                   |       |                               | EYEX                    | AOC  | Constellation Output - Y Axis |
|                   |       |                               | RBCLK                   | OA   | Receive Baud Clock            |
|                   |       |                               | TBCLK                   | OA   | Transmit Baud Block           |
|                   |       |                               | AUDO                    | AOB  | Audio Output                  |

### PHY1001/1001M/1002 Interface Signal Characteristics

1 = only for PHY1001M module

2 = only for PHY1001/1002 chipsets

| Symbol | Parameter                     | Units | Input/Output Type |             |             |             |              |
|--------|-------------------------------|-------|-------------------|-------------|-------------|-------------|--------------|
|        |                               |       | IA                | OA          | OB          | OC          | OD           |
| V(IH)  | Input Voltage, High           | V     | 2.0 Min.          |             |             |             |              |
| V(IL)  | Input Voltage, Low            | V     | 0.8 Max.          |             |             |             |              |
| V(OH)  | Output Voltage, High          | V     |                   | 3.5 Min.(1) | 3.5 Min.(1) | (5)         | (5)          |
| V(OL)  | Output Voltage, Low           | V     |                   | 0.4 Max.(2) | 0.4 Max.(3) | 0.4 Max.(2) | 0.75 Typ.(2) |
| I(IN)  | Input Current, Leakage        | µA    | +/- 2.5 Max.      |             |             |             |              |
| I(OH)  | Output Current, High          | mA    |                   | -0.1 Max.   | -0.1 Max.   |             | 0(4)         |
| I(OL)  | Output Current, Low           | mA    |                   | 1.6 Max.    | 0.8 Max.    | 1.6 Max.    | 15.0 Max.(5) |
| I(L)   | Output Current, Leakage       | µA    |                   | +/- 10 Max  | +/- 10 Max  |             |              |
| C(L)   | Capacitive Load               | pF    | 5                 |             |             |             |              |
| C(D)   | Capacitive Drive Circuit Type | pF    | TTL               | 100         | 100         | 100         |              |
|        |                               |       | TTL               | TTL 3-state | TTL 3-state | Open-Drain  | Open-Drain   |

**Notes:** 1. I Load = -100µA 2. I Load = 1.6 mA 3. I Load = 0.8 mA 4. µA leakage 5. Not greater than the +5V supply.

### PHY1001/1001M/1002 Digital Signal Characteristics

| SYMBOL   | Unit | AOA  | AOB   | AOC | AIA  | AIB   |
|----------|------|------|-------|-----|------|-------|
| R(out)   | Ohm  | 5    | 5     | 10k |      |       |
| R(input) | Ohm  |      |       |     | 50K  | 150K  |
| V(IH)    | V    | +2.5 | +3.75 |     |      |       |
| V(IL)    | V    | -2.5 | +1.75 |     |      |       |
| V(OH)    | V    |      |       | 5   | +2.5 | +3.75 |
| V(OL)    | V    |      |       | 0   | -2.5 | +1.75 |


### PHY1001/1001M/1002 Analog Signal Characteristics




Pinout diagram for the AD9044 Quad Flat Pack (QFP) package. The package is labeled **Ø202**.

**Pin Functions:**

- Pin 1:** DCLK
- Pin 2:** FSSTTX
- Pin 3:** FSSTTX
- Pin 4:** FSSTTX
- Pin 5:** AR
- Pin 6:** AVDDA
- Pin 7:** VDDA
- Pin 8:** EEEVEX
- Pin 9:** EEEVEX
- Pin 10:** EEEVEX
- Pin 11:** BAML
- Pin 12:** BAML
- Pin 13:** BAML
- Pin 14:** BAML
- Pin 15:** BAML
- Pin 16:** BAML
- Pin 17:** BAML
- Pin 18:** BAML
- Pin 19:** BAML
- Pin 20:** BAML
- Pin 21:** BAML
- Pin 22:** BAML
- Pin 23:** BAML
- Pin 24:** BAML
- Pin 25:** BAML
- Pin 26:** BAML
- Pin 27:** DCLK
- Pin 28:** FSSTTX
- Pin 29:** FSSTTX
- Pin 30:** FSSTTX
- Pin 31:** AR
- Pin 32:** AVDDA
- Pin 33:** VDDA
- Pin 34:** EEEVEX
- Pin 35:** EEEVEX
- Pin 36:** EEEVEX
- Pin 37:** BAML
- Pin 38:** BAML
- Pin 39:** BAML
- Pin 40:** BAML
- Pin 41:** BAML
- Pin 42:** BAML
- Pin 43:** BAML
- Pin 44:** BAML
- Pin 45:** BAML
- Pin 46:** BAML
- Pin 47:** BAML
- Pin 48:** BAML
- Pin 49:** BAML
- Pin 50:** BAML
- Pin 51:** BAML
- Pin 52:** BAML
- Pin 53:** DCLK
- Pin 54:** FSSTTX
- Pin 55:** FSSTTX
- Pin 56:** FSSTTX
- Pin 57:** AR
- Pin 58:** AVDDA
- Pin 59:** VDDA
- Pin 60:** EEEVEX
- Pin 61:** EEEVEX
- Pin 62:** EEEVEX
- Pin 63:** BAML
- Pin 64:** BAML
- Pin 65:** BAML
- Pin 66:** BAML
- Pin 67:** BAML
- Pin 68:** BAML
- Pin 69:** BAML
- Pin 70:** BAML
- Pin 71:** BAML
- Pin 72:** BAML
- Pin 73:** BAML
- Pin 74:** BAML
- Pin 75:** BAML
- Pin 76:** BAML
- Pin 77:** BAML
- Pin 78:** BAML
- Pin 79:** DCLK
- Pin 80:** FSSTTX
- Pin 81:** FSSTTX
- Pin 82:** FSSTTX
- Pin 83:** AR
- Pin 84:** AVDDA
- Pin 85:** VDDA
- Pin 86:** EEEVEX
- Pin 87:** EEEVEX
- Pin 88:** EEEVEX
- Pin 89:** BAML
- Pin 90:** BAML
- Pin 91:** BAML
- Pin 92:** BAML
- Pin 93:** BAML
- Pin 94:** BAML
- Pin 95:** BAML
- Pin 96:** BAML
- Pin 97:** BAML
- Pin 98:** BAML
- Pin 99:** BAML
- Pin 100:** BAML
- Pin 101:** BAML
- Pin 102:** BAML
- Pin 103:** BAML
- Pin 104:** BAML



### Ø202 and Ø105 Outline Dimensions 68-Lead Plastic Leaded Chip Carrier (PLCC)




| Symbol | Inches    |       | Millimeters |       |
|--------|-----------|-------|-------------|-------|
|        | Min       | Max   | Min         | Max   |
| A      | 0.169     | 0.175 | 4.29        | 4.45  |
| A1     | 0.104 Typ |       | 2.64 Typ    |       |
| b      | 0.017     | 0.019 | 0.43        | 0.48  |
| b1     | 0.027     | 0.029 | 0.69        | 0.74  |
| D      | 0.985     | 0.995 | 25.02       | 25.27 |
| D1     | 0.950     | 0.954 | 24.13       | 24.23 |
| D2     | 0.895     | 0.925 | 22.73       | 23.50 |
| e      | 0.050 Typ |       | 1.27 Typ    |       |







## PHY1002 Pinout Diagrams (QFP Devices)



| NAME                        | PIN NO.  | DESCRIPTION                           |
|-----------------------------|----------|---------------------------------------|
| <b>POWER SUPPLY</b>         |          |                                       |
| Ground (A)                  | 30,31    | Analog Ground Return                  |
| Ground (D)                  | 29,37,53 | Digital Ground Return                 |
| + 5V                        | 1,45,61  | +5 Volt Supply                        |
| - 12V                       | 36       | -12 Volt Supply                       |
| <b>CONTROLLER INTERFACE</b> |          |                                       |
| D7                          | 3        | 8-bit<br>Bi-directional<br>Bus        |
| D6                          | 4        |                                       |
| D5                          | 5        |                                       |
| D4                          | 6        |                                       |
| D3                          | 7        |                                       |
| D2                          | 8        |                                       |
| D1                          | 9        |                                       |
| D0                          | 10       |                                       |
| A0                          | 20       | Configuration Address 0               |
| A1                          | 21       | Configuration Address 1               |
| CS\                         | 13       | Chip Select                           |
| READ\                       | 14       | Read Enable                           |
| WRITE\                      | 12       | Write Enable                          |
| HINT\                       | 11       | Host Interrupt Request                |
| <b>V.24 INTERFACE</b>       |          |                                       |
| RDCLK\                      | 23       | Receive Data Clock                    |
| TDCLK                       | 46       | Transmit Data Clock                   |
| XTCLK                       | 51       | External Transmit Clock               |
| RTS\                        | 50       | Request-to-Send                       |
| CTS\                        | 49       | Clear-to-Send                         |
| TXD                         | 48       | Transmitter Data                      |
| RXD                         | 26       | Receiver Data                         |
| RLSD\                       | 27       | Received Line Signal Detector         |
| DTR\                        | 40       | Data Terminal Ready                   |
| DSR\                        | 41       | Data Set Ready                        |
| RI\                         | 25       | Ring Indicator                        |
| <b>LINE INTERFACE</b>       |          |                                       |
| TXA                         | 34       | Transmitter Analog Output             |
| RXA                         | 33       | Receiver Analog Input                 |
| OHRC                        | 35       | Off-Hook Relay Control                |
| RD\                         | 24       | Ring Detect                           |
| <b>DIAGNOSTIC</b>           |          |                                       |
| EYEX                        | 56       | Constellation Pattern Output - X Axis |
| EYFY                        | 55       | Constellation Pattern Output - Y Axis |
| <b>MISCELLANEOUS</b>        |          |                                       |
| RBCLK                       | 22       | Receive Baud Clock                    |
| TBCLK                       | 47       | Transmit Baud Clock                   |
| AUDO                        | 39       | Audio Output                          |
| POR\                        | 2        | Power On Reset                        |

## PHY1001M Module Pinouts

## MECHANICAL DIMENSIONS




| Parameters               | Specifications                                                                                  |
|--------------------------|-------------------------------------------------------------------------------------------------|
| <b>Board Structure:</b>  | Single PC board with a row of 30 pins and a row of 31 pins in a dual-in-line pin configuration. |
| <b>Dimensions:</b>       |                                                                                                 |
| Width                    | 82 mm                                                                                           |
| Length                   | 100 mm                                                                                          |
| <b>Component Height:</b> |                                                                                                 |
| Top (max.)               | 4.70 mm                                                                                         |
| Weight (max.)            | 100 g                                                                                           |
| <b>Pin Length:</b>       | 5.84 mm (standard) - Call Factory for optional lengths                                          |



**NOTES**

**NOTES**



# PHYLON

 *Alcom electronics bv*

POSTBUS 358. 2900 AJ CAPELLE A.D. IJSSEL, NL  
ESSEBAAN 1  
TELEFOON 010 - 451 95 33. TELEFAX 010 - 458 64 82



---


4027 Clipper Court  
Fremont, California 94538  
510/656-2606  
FAX 510/656-0902

Information furnished by Phylon is believed to be accurate and reliable. However, no responsibility is assumed by Phylon for its use; nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or patent rights of Phylon other than circuitry embodied in Phylon products. Phylon reserves the right to change circuitry at any time without notice. This document is subject to change without notice.

## **APPENDIX B: Interfaces PHY96B**

Deze interfaces zijn ook geschikt voor de PHYLON 1001.





The line interface (DAA) circuit, with the various sections identified.

and/or reading program and/or data to and from the two 8K x 16 SRAM banks on board and the internal data memory of the DSPs.

On accepting the word, the PHY-96 keeps a 16-bit word ready on the bus for the host to read if so desired. These 16 bits will always echo the first two bits of the command word in response to commands and information requests. When responding to such request, the remaining 14 bits contain the required data. An example of this is if the set-up/configuration command sent started with a 01 (in bits 15 and 14), then the response word starts with a 01 (in bits 15 and 14). Each word sent to the PHY-96 in the down-load mode is echoed back verbatim.

### Circuit description

For clarity, the circuit diagram has been broken into three portions: the PHY-96 communication module and 8752 microcontroller, the data access arrangement (DAA) or line interface, and the serial interface to your computer. While its

operation is complex, the circuitry is simple enough.

The serial interface is arranged so that the modem looks like a DTE (data terminal equipment) unit, and implements six output lines and four input lines, plus signal ground and chassis ground. Not all input and output lines need be used by your computer, a "minimal implementation" with X-On/X-Off will work if required.

To conform with the EIA 232D (updated RS232C) +/- signal requirements, two 1488 line drivers (U5 and U6) and a 1489 (U7) line receiver are employed. A right-angle DB25 socket on the motherboard provides the serial interface link to your computer.

The DAA/line interface circuit provides line isolation via T1; a ring detect circuit based around U9, a 4N35 opto-coupler; on/off-hook relay control employing a reed relay (K1) with transistor drive (Q2-Q3), and a transmit/receive line hybrid and transmit filter based around U8, a 1458 dual op-amp.

The line connects via J4, an RJ-11C on-

board socket. Line transients are clamped by a varistor, R19. A bridge rectifier, CR3-CR6, coupled between the line pair via R15-C15, rectifies the incoming ring tone. The bridge output is applied to the optodiode input of U9 via a voltage-limiting zener diode, CR7. The phototransistor output of U9 is Darlington connected to Q1, the collector of which provides pulses in sympathy with the incoming dialling pulses at the RD terminal which goes direct to the RD/INPUT of the PHY-96.

The OHRC signal from the 8752 (U4) microcontroller drives the base of Q3 via R14. When OHRC goes high, Q3 conducts, driving Q2 on and operating the reed relay. This circuit is used to set the modem for auto-answer as well as for pulse dialling. C13 and R12 provide spark suppression for the relay contacts.

The line isolation transformer, T1, couples the signal to the Tx/Rx hybrid. Back-to-back zeners, CR1 and CR2 clip excessive signal levels on the transformer secondary; C12




Equalisation functions which improve performance when operating over low quality lines are also provided. Compromise equalisation is given by a digital finite impulse response (FIR) filter in the transmit section. This filter can be enabled or disabled by a bit in the configuration/command word. An automatic adaptive equaliser is provided in the receiver section.

The carrier recovery circuit can track a  $\pm 0.01\%$  frequency error in the associated transmit timing source, and can track a  $\pm 7$  Hz frequency offset in the received carrier


A data echo canceller with near-end and far-end echo cancellation is included for two-wire full duplex V.32 and V.32bis operation. The combined echo span of both cancellers is 33 ms, with the delay between near and far-end echoes being up to 1.7 seconds. The canceller can also compensate for  $\pm 7$  Hz frequency offset in the far-end echo.

These asynchronous characters are accepted by the transmitter on the TXD serial input and issued by the receiver on the RXD serial output. To configure the converters, you set up the appropriate bits in the set-up/configuration command from your computer.

The PHY-96 provides auto-dialling and auto-answering including DTMF or pulse dialling functions, along with ringing detection and a comprehensive supervisory tone detection scheme. These can be



**Underside view of the motherboard, showing the locations of the three links.**



**The RS232 serial interface circuit.**



## **APPENDIX C: Verkrijgbare Systemen**


Enkele spraak-data systemen en verschillende multiplexers

# VOICEMODEM CARD

## VOICE-ON-DATA CARD

### FEATURES

- \*Digitized Voice Transmitted Via Ordinary Telephone line
- \*Send & Receive Voice, Data Simultaneously (Voice-On-Data) with Single Phone Line
- \*Encryption Coding For High Security Application
- \*Send & Receive Data File With High Speed (9600 bps) MODEM
- \*Store Digitized Voice as Files
- \*Built-In Digital Answer Machine For Auto-Answering And Message Management
- \*Auto Recognition Voice And Data
- \*Add On Card For IBM-PC/AT Or Compatible



The VOICEMODEM card is designed to combine the data and voice communication within single telephone line. For just one call, you can perform both data transmission and oral conversation. You may send data or file, receive data or file, or even both while keep talking with person at the another end of the line. There is no necessary to use another MODEM phone line for data transfer and you can discuss the problems about the data which is being transferred immediately. One application of this board is the modern telemarketing where both data and voice communication are always needed at the same time.

### SPECIFICATIONS

- \* 8 kbps VSELP Voice Coding, Fully Compatible With Digital Cellular Standard IS54
- \* Send and Receive 1200 bps Data With the Digitized 8kbps Voice Simultaneously
- \* Data Rate: 1200, 2400, 4800, 9600 bps, Fully Compatible With CCITT V.32
- \* 2 Wire Full Duplex
- \* Automatic Adaptive Equalizer In Receiver
- \* Far End Echo Cancellation To 1.7 Second

### AVAILABILITY

Q1, 1992, With Unit Price of \$795.00

SPECOM Technologies Corp.  
3673 Enchels St., Santa Clara, CA 95051  
Tel: (408) 736-7832, FAX: (408) 736-7861

Dear Mr. JOOGB :

MR. JOAN ZIDZERNELD OF ALCOM ASKED me to send you  
THIS INFORMATION ABOUT THE VOICE-MODEM CARD. Please  
CONTACT THEM for more DETAILS, and write me if I  
can be of FURTHER HELP. Best regards, SmithKline

# High Speed Data and Voice Multiplexer

RAD's Kilomux multiplexes six sub-channels onto a single line — Digital Data Service, trunk line or modem. Kilomux offers switch-selectable main channel speeds of up to 128 kbps. Six synchronous sub-channels may be independently set for rates up to 19.2 kbps. One of the six sub-channels provides higher speeds up to 64 kbps for voice or data.

Kilomux models support all popular, main channel interfaces V.24, V.35, RS-530, V.36, X.21 or G.703.

## ADPCM Voice Encoding


For voice applications, Kilomux provides a sub-channel that uses an ADPCM encoding algorithm, using a 32 or 16 kbps bandwidth. Voice interfaces include E&M, FXS for direct connection to a phone or FXO for direct connection to an extension line.

## Simple Configuration

Kilomux configuration is easy. All parameters are selected directly on the multiplexer. Configuration can then be downloaded to the remote Kilomux. Built-in diagnostics, including local and remote loopback tests, ensure continuous, reliable operation.

Put your data and voice on a fast line with Kilomux. Call RAD today.

# KILOMUX. TAKE THE HIGH SPEED LINE...


**RAD**

data communications

**RAD** HIGH SPEED MULTIPLEXERS

**HSM-4**

**High Speed Multiplexer**

- TDM bit-interleaved
- Main channel data rate up to 2048 kbps
- 4 modes of splitting the main channel bandwidth
- Sub-channel data rates up to 1024 kbps
- V.35 interface
- Tail circuit capability
- Cascadable
- Local loopback on each channel

The HSM-4 High Speed bit interleaved Time Division Multiplexer, multiplexes up to four sub-channels onto the trunk line of DDS (Digital Data Service) or to a modem. The data rate on the main channel is up to 2048 kbps and has external clocking from the modem or DDS line. The data rate on the sub-channels is up to 1024 kbps. The HSM-4 multiplexes the sub-channels onto one link without any overhead.

The main channel bandwidth may be divided in one of four ways:



- 1) each channel receives 25%;
- 2) one channel receives 50%, two channels each receive 25%;
- 3) two channels each receive 50%;
- 4) one channel receives 75% and one channel receives 25%.

The HSM-4 alternately sends one bit of data from each of the sub-channels and serially transmits the combined data stream over the high speed link. At the receiving end, the HSM-4 reverses the procedure, alternately allocating one bit of data to each respective

channel. Synchronization is obtained by utilizing one bit in every 2048 bits on the main channel. This bit time is taken from sub-channel 4.

Sub-channels 1, 2 and 3 can be connected to DTE or DCE equipment, or via internal buffers to tail-end modems. Diagnostic features include LED monitoring of sub-channel activity and main channel synchronization.

The HSM-4 is available as a desk-top unit or for 19" rack mounting, and is very easy to install and operate.



**KILOMUX-20**

**Data and Voice Multiplexer**

- Link data rates: 19.2, 32, 56, 64 or 128 kbps
- Choice of link interfaces: X.21, V.35, V.24/RS-232
- 6 sync channels at data rates up to 19.2 kbps per channel
- High speed capability on one channel at 16, 32 or 64 kbps
- Three optional async channels up to 19.2 kbps
- Optional ADPCM voice channel
- Three channels can connect to tail-end modems
- Downline loading to remote unit
- Compatible with KILOMUX and MEGAPLEX-2000 LS-1 module
- Local and remote loopback test for main and each channel
- Compact, simple to install and configure

The KILOMUX-20 Data and Voice Multiplexer is a bit interleaved TDM, multiplexing up to six

channels onto the trunk line of a DDS (Digital Data Service) or modem. The KILOMUX-20 is fully compatible with the KILOMUX and the LS-1 module of the MEGAPLEX-2000.

The link of the KILOMUX-20 is switch-selectable to operate at 19.2, 32, 56, 64, or 128 kbps and is available in V.24/RS-232, V.35, or X.21 interface. Each channel is transparent to data and can be selected to operate synchronously with data rates between 1.2 to 19.2 kbps. One channel is also capable of operating at 16, 32, or 64 kbps.

Channel data rates may be selected at each unit, or centrally at the "master" unit, with downline loading to the "slave".

An optional module enables asynchronous operation of three channels at data rates up to


19.2 kbps, using async-to-sync conversion technique in compliance with CCITT V.14.

With the KM-20 Voice module, the KILOMUX-20 supports one voice channel using proprietary ADPCM encoding at 16 or 32 kHz.

Three channels can be connected to DTEs or via buffers to tail-end modems. Channel expansion can be achieved by cascading a unit operating at 19.2 or 32 kbps to the channel of another unit.

Diagnostic features include LED monitoring of channel activity and link synchronization as well as local and remote loopback on the link and each channel.


Two compact KILOMUX-20 units fit (side by side) in a 19" - 1U high space.



# KILOMUX

## High Speed Data & Voice Multiplexer

- Connects to P.T.T Digital Data Service (DDS), Trunk Line or Modem
- Main channel data rates of 19.2, 32, 48, 56, 64, 72, 112, 128 kbps, switch selectable
- Choice of main channel interface: V.24, V.35, RS-530, V.36, X.21 or G.703
- 6 sync channels, data rates up to 19.2 kbps per channel
- One voice channel using ADPCM encoding at 16 or 32 kbps
- Downline loading of configuration to remote KILOMUX
- Channels can also connect to tail-end modems
- 2 control signals per channel, end to end
- Local and remote loopback test for main and each channel
- Continuous LED monitoring for main and each channel



The KILOMUX Data and Voice Multiplexer is a bit interleaved TDM, multiplexing six channels onto a single trunk line. A pair of KILOMUX units can communicate over any data channel such as Digital Data Service (DDS), modems, or sub-channels of higher-speed multiplexers.

The link of the KILOMUX is switch-selectable to operate at 19.2, 32, 48, 56, 64, 72, 112 or 128 kbps, and is available in V.24, V.35, RS-530, V.36, X.21 or G.703 interface. Channel data rates are selectable to operate synchronously at up to 19.2 kbps, with one channel capable of also operating at 16, 32 or 64 kbps.


The KILOMUX supports one voice channel, using ADPCM encoding at 16 or 32 kbps.

Channels can be connected to DTEs or via buffers, to tail-end modems. Up to four multiplexers can also be cascaded to handle up to 36 channels.

Configuration of the KILOMUX is performed through selectors. The downline loading feature enables remote configuration and unattended operation.

Diagnostic features include LED monitoring of channel activity and link synchronization as well as local and remote loopback on the link and on each channel.

The KILOMUX is available as a table top unit or for 19" rack mounting and is easy to install and operate.







## SPRAAK- & DATA MULTIPLEXERS

| Type:     | Omschrijving:                                                                                              |
|-----------|------------------------------------------------------------------------------------------------------------|
| V-MUX     | Spraak- & Data multiplexer, in combinatie met Synchronische modems tot een maximale snelheid van 19.2 Kbps |
| V-MUX-OPX | Optie in combinatie met druktoets-telefoon systemen.                                                       |
| V-MUX-SLT | Optie voor de station zijde van de PABX.                                                                   |

## BREEDBAND MULTIPLEXERS

| Type:      | Omschrijving:                                                                                                                                                                                                        |
|------------|----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|
| Megaplex-1 | 10 kanaals Sync. TDM, voor T1 hoofdkanaal tot 1.544 Mbps (20 kanalen optioneel)                                                                                                                                      |
| Megaplex-2 | 10 kanaals Sync. TDM voor CEPT/E1 hoofdkanaal tot max. 2.048 Mbps. (20 kanalen optioneel)                                                                                                                            |
| Megaplex-3 | Hoofdkanaal: selecteerbare snelheid tot 2.048 Mbps<br>Interface hoofdkanaal: RS-449/RS-422 of X.21/V.11 10 of 20 Asynchrone subkanalen met maximaal 768 Kbp<br>Subkanalen interfaces: V.35, RS449/RS422 of X.21/V.11 |
| Megaplex-4 | als Megaplex-1/2 maar de Megaplex-4 heeft de mogelijkheid om te kiezen tussen T1(1.544Mbps) en CEPT/E1 (2.048Mbps) op het hoofdkanaal en kan bovendien op één van de subkanalen ook T1 of CEPT/E1 aan.               |



## SPRAAK EN DATA OVER ÉÉN ENKELE HUURLIJN

Vooral bedrijven met internationale vestigingen hebben vaak te kampen met zeer hoge telefoonrekeningen. Dit omdat er vaak meerdere malen per dag een kort of lang telefoon gesprek wordt gevoerd met 1 van de buitenlandse vestigingen. Deze bedrijven zijn vaak in het bezit van internationale huurlijn verbindingen voor het koppelen van de computersystemen. Databox biedt de mogelijkheid om deze internationale (maar natuurlijk ook nationale verbindingen) beter te benutten. Met de V-MUX kan zowel DATA als SPRAAK over 1 enkele huurlijn getransporteerd worden. Het apparaat biedt zelfs de mogelijkheid om bijvoorbeeld uw telefooncentrale (PABX) in Amsterdam te koppelen met uw telefooncentrale in bijvoorbeeld New York. Op deze wijze verdient de V-MUX zich op zeer korte termijn terug, u hoeft namelijk nooit meer gesprekskosten aan de PTT hoeft te betalen. Als u in het bezit bent van een huurlijn met daaraan gekoppeld Synchronische modems, neem dan gerust eens contact met ons op over de mogelijkheden van de V-MUX.

## HIGH-SPEED (BREEDBAND) MULTIPLEXERS

MegaPlex-1 en MegaPlex-2. De Megaplex-1 is een Breedband Time-Division multiplexers voor: T1 (1.544 Mbps) verbindingen. De Megaplex-2 is een Breedband Time-Division multiplexer voor: CEPT/E1 (2.048Mbps) verbindingen. Standaard met 10 Synchronische subkanalen van 56 tot 768 Kbps per kanaal. Per subkanaal 1 controlesignaal (end-to-end handshake).

### MEGAPLEX 3

De Megaplex-3 is een Breedband Time-Division multiplexer voor: 256 Kbps tot maximaal CEPT/E1 (2.048Mbps) verbindingen. Standaard met 10 Synchronische subkanalen van 8 tot 768 Kbps per kanaal. Per subkanaal 1 controlesignaal (end-to-end handshake).

### MEGAPLEX-4

De Megaplex-4 is een Breedband Time-Division multiplexer voor: T1 (1.544Mbps) of CEPT/E1 (2.048Mbps) verbindingen. Standaard met 10 Synchronische subkanalen van 8 tot 768 Kbps per kanaal. Per subkanaal 1 controlesignaal (end-to-end handshake).

Tegen meerprijs leverbaar 20 kanaals uitvoeringen van de MegaPlex.



# AD MINIATURE TDM MULTIPLEXERS

## MMM

### Channel Local Multiplexer


TDM with integral modem  
2-Channel multiplexer  
Selectable data rates:  
Sync up to 19,200 bps  
Async up to 9600 bps  
Range up to 8.5 km (5 miles)  
Transformer isolated  
Operates without AC power

Requiring no AC power, the MMM uses low power derived from the data and control signals. It is transformer protected up to 1500 V RMS against line power surges and lightning.



MMM is a bit-interleaved Time Division Multiplexer with an integral high-speed short modem. The MMM enables two terminals to operate simultaneously, sharing a single telephone line, at distances of up to 8.5 km (5 miles) from the computer.

Two full duplex channels of the MMM operate simultaneously at data rates up to 19,200 bps synchronous or up to 9600 bps asynchronous. Data rate selection for the two channels is by a single strap. The sub-channels are transparent to protocol, to character length and code, and to parity and bits.



## MAM-A

### Channel Async Multiplexer for Async Modems



Full duplex TDM  
Two independent channels  
Sub-channel data rates up to 9600 bps  
No AC power required

MAM-A is a full-duplex, character-interleaved Time Division Multiplexer which enables two asynchronous terminals to share one asynchronous modem or multiplexer port.

Two sub-channels operate at equal selectable speeds, up to 9600 bps, i.e., at half speed of the main channel which can operate up to 19,200 bps.

MAM-A is compatible with all async character sets using 5, 6, 7 or 8 data bits and 1 or 2 stop bits, enabling it to operate with a wide range of equipment.

MAM-A operates without external AC power supply, deriving power from the data and control signals. Easy to install and use, it comes with female D-type 25 pin connectors for the sub-channels and the main channel.





## MAM-S

### 2-Channel Async Multiplexer for Sync Modems



- Full duplex TDM
- Async to sync conversion
- Two independent channels
- Data rates up to 19.2 kbps in each sub-channel
- Operates without AC power

MAM-S is a full-duplex character-interleaved Time Division Multiplexer. It enables two asynchronous terminals to share one synchronous modem or multiplexer port. The two sub-channels operate at equal speeds; each functions at half the speed of the main channel, at data rates up to 19,200 bps.

MAM-S is compatible with all async character formats using 7 or 8 bits and 1 or 2 stop bits. Each sub-channel can operate independently with odd or even parity or without parity. This enables the MAM-S to operate with a wide range of equipment types.

The MAM-S operates without AC power by consuming very low power from the data and control signals.

Easy to install and use, it comes with female D-type 25-pin connectors for both the main and the sub-channels.



## ATSM-4

### 4-Channel Async Multiplexer

- Multiplexes 4 async channels onto a single synchronous link
- Main link data rate up to 19,200 bps
- 5 modes of splitting the main channel bandwidth
- 2 control signals passed end-to-end, bi-directional
- Menu driven command facility from any sub-channel port
- Password secured access
- Downline loading
- Comprehensive diagnostic capability

The ATSM-4 Time Division Multiplexer, multiplexes up to four asynchronous channels onto a single synchronous link. The data rate on the main link is up to 19,200 bps, and it is equal to the aggregate of the sub-channels rates without overhead.

The main channel bandwidth may be divided in one of five ways:

- 1) each sub-channel receives 25%

- 2) one sub-channel receives 50% and two sub-channels each receive 25%
- 3) two sub-channels each receive 50%
- 4) one sub-channel receives 75% and one sub-channel receives 25%
- 5) One sub-channel uses the entire bandwidth.

Any sub-channel can be used as a command port in order to configure the entire system or perform diagnostic tests. Password secured access prevents unauthorized changing of the configuration.



Two control signals can be passed end-to-end in both directions, independent of data transfer. "Break" signals of any length are also transmitted.

Diagnostic capabilities enable local and remote loopbacks on the sub-channels or the

composite channel, as well as loop control of the composite link modems.

The ATSM-4 features permanent storage of the programmed configuration, using a non-volatile RAM. Downline loading of parameters to the remote unit is performed by a software command.

The ATSM-4 is available in two models: stand alone or card for a 19" rack mount cage. The stand-alone unit measures only 1U in height. It uses four RJ-45 connectors for the sub-channels, and a 25-pin connector for the main channel.




## MSM-2

### 2-Channel Synchronous Multiplexer

TDM bit-interleaved  
Data rates up to 128 kbps  
Cascadable  
Tail circuit capability  
Operates without AC power  
Compatible with MSM, MSM-4


- miniature MSM-2 is a full duplex bit-interleaved Time Division Multiplexer. It enables two synchronous terminals, or one synchronous terminal and one tail circuit modem to share one synchronous modem or multiplexer port.
- main channel can operate at data rates up to 9,200 bps. The unit can operate at higher rates, up to 128 kbps on the main channel, when only DTEs are connected to the sub-channels (no tail circuit).
- transmit clock can be derived from the main channel's external clock or from sub-channel 1 external clock.
- main channel bandwidth may be divided in three ways:
  - each sub-channel receives 50%;
  - sub-channel 1 receives 75% and sub-channel 2 receives 25%.



The MSM-2 alternately sends one bit of data from each of the two sub-channels, and serially transmits the combined data stream down the line. At the receiving end, the MSM-2 alternately allocates one bit of data from the modem to each of the two sub-channels. Synchronization is obtained by utilizing one bit time in every 4096 bits on the main channel.

This bit time is taken from sub-channel 2 bandwidth.

Innovative circuit design allows the MSM-2 to operate without AC power, by using ultra low power from the data and control signals. The MSM-2 can also be cascaded to increase the number of sub-channels.



## MSM-4

### 4-Channel Synchronous Multiplexer

TDM bit-interleaved  
Data rates up to 128 kbps  
Cascadable  
Tail circuit capability  
Operates without AC power  
Compatible with MSM, MSM-2

- miniature MSM-4 is a full duplex bit-interleaved Time Division Multiplexer. It enables four synchronous terminals, or three synchronous terminals and one tail circuit modem to share a synchronous modem (or a multiplexer port).
- the main channel can operate at data rates up to 19,200 bps. The unit can operate at higher rates, up to 128 kbps on the main channel, when only DTEs are connected to the sub-channels (no tail-circuit). The transmit clock can be derived from the main channel's external clock or sub-channel 1 external clock.
- The main channel bandwidth may be divided in one of four ways:
  - each sub-channel receives 25%
  - sub-channel 1 receives 50% and sub-channels 2 and 4 each receive 25%.
  - sub-channels 1 and 4 each receive 50%
  - sub-channel 1 receives 75% and sub-channel 4 receives 25%

The MSM-4 alternately sends one bit of data from each of the sub-channels and serially transmits the combined data stream down the line. At the receiving end, the MSM-4 alternately allocates one bit of data to each sub-channel. Synchronization is obtained by utilizing one bit time in every 4096 bits on the main channel. This bit time is taken from sub-channel 4.

Innovative circuit design allows the MSM-4 to operate without AC power, by using ultra low power from the data and control signals. The MSM-4 can also be cascaded to increase the number of sub-channels.

